使用jtag下载是引脚怎么配置

㈠ FPGA下载配置问题 我拿到的电路图上有AS（与EPCS1相连）和JTAG两种下载配置方式；

无论as还是jtag都是通过jtag标准通讯，
as下载一般是下载pof到prom（flash）里，重新上电仍然可以加载
jtag下载是通过jtag口将sof文件直接下载到fpga内，一般是临时调试用的，掉电就丢失了

㈡ stm32F407VG JTAG引脚怎么样设为普通IO

在stm32f4中不是这样的，STM32F4库函数中，已经取消了GPIO_PinRemapConfig()函数，对于复用功能，使用GPIO_PinAFConfig()函数了！
但是在GPIO_PinAFConfig()函数已经没有禁止JTAG/SW等选项了，而是复用到AF0~AF15线上，其中AF0是系统功能，STM32F4复位后JTAG对应的管脚的对应的功能就是AF0，（GPIO_AF_MCO=0） 所以这句可以不用：GPIO_PinAFConfig( , ,GPIO_AF_MCO);
直接配置GPIOx_MODER为输出，或输入模式即可，但是注意：STM32F4复位后JTAG对应的管脚的GPIOx_MODER值是0x02,即 复用功能！
所以直接配置GPIOx_MODER为所需的模式就可以了！

所以f4中，我们使用不用的jtag脚只需像平常使用其他io一样配置就好了

㈢ AVR单片机JTAG引脚怎样作普通引脚使用

烧录单片机是，你关闭JTAG的熔丝位就行了。JTAG的熔丝位设置出厂时是默认为打开的。你如果要把JTAG的引脚当成普通的I/O口使用，在烧录芯片时把JTAG这一项不要打钩就行了。

㈣ 单片机中什么是JTAG下载

JTAG是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。

㈤ stm32中jtag引脚如何与芯片相连

JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程然后再装到板上，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对DSP芯片内部的所有部件进行编程。

含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。

JTAG内部有一个状态机，TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。

JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。这个串联的BSC在IC内部构成JTAG回路，所有的BSR（Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活，平时这些引脚保持正常的IC功能。

(5)使用jtag下载是引脚怎么配置扩展阅读

通过TCK、TMS的设置，可将JTAG设置为接收指令或数据状态。JTAG常用指令如下：

1、SAMPLE/PRELOAD——用此指令采样BSC内容或将数据写入BSC单元；

2、EXTEST——当执行此指令时，BSC的内容通过引脚送到其连接的相应芯片的引脚，我们就是通过这种指令实现在线写Flash的；

3、BYPASS——此指令将一个一位寄存器置于BSC的移位回路中，即仅有一个一位寄存器处于TDI和TDO之间。

在PCB电路设计好后，即可用程序先将对JTAG的控制指令，通过TDI送入JTAG控制器的指令寄存器中。再通过TDI将要写的Flash的地址、数据及控制线信号写入BSR中，并将数据锁存到BSC中，用EXTEST指令通过BSC将写入Flash。

㈥ xilinx JTAG下载配置

自己做板子建议将M0，M1，M2做成跳线设置，方便调试。注意加上下拉电阻。
相关配置模式只要按照配置手册中的电路图连接好就可以。
xilinx的FPGA开发板的原理图，PCB，BOM都是开放的，你可以在官网上下载相关的文件进一步研究。

㈦ 请问pic单片机的引脚怎样和jtag连接呢谢谢啊！！

据我所知，PIC单片机一般是不具备JTAG口的，所以不支持JTAG下载，它所用的下载工具是Microchip（美国微芯公司）专用的MPLaB ICD仿真器,或者廉价的开发工具：PICKIT2，你最好提供具体型号过来，否则无法给你核实具体情况。希望对你有所帮助。

㈧ 主板jtag定义，该怎么接线

JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。

一、引脚定义

Test Clock Input (TCK) -----强制要求1

TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。

Test Mode Selection Input (TMS) -----强制要求2

TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。

Test Data Input (TDI) -----强制要求3

TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。

Test Data Output (TDO) -----强制要求4

TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。

Test Reset Input (TRST) ----可选项1

这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。

(VTREF) -----强制要求5

接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?）

Return Test Clock ( RTCK) ----可选项2

可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。

System Reset ( nSRST)----可选项3

可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。

USER IN

用户自定义输入。可以接到一个IO上，用来接受上位机的控制。

USER OUT

用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态

由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT一般都不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。

二、20、14、10pin JTAG的引脚名称与序号对应关系

值得注意的是，不同的IC公司会自己定义自家产品专属的Jtag头，来下载或调试程序。嵌入式系统中常用的20、14、10pin JTAG的信号排列如下：

需要说明的是，上述Jtag头的管脚名称是对IC而言的。例如TDI脚，表示该脚应该与IC上的TDI脚相连，而不是表示数据从该脚进入download cable。

实际上10针的只需要接4根线，4号是自连回路，不需要接，1，2接的都是1管脚，而8，10接的是GND，也可以不接。