存储读写延时

‘壹’ BIOS中 调内存延时的 DRAM tWR 是什么意思 下面的劳驾也解释一下吧

说白了就是为了让数据通过这条通道的速度更快。。

参考资料：
内存时序
一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，他是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上。RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间。Row－precharge Delay（tRP），内存行地址选通脉冲预充电时间。Row－active Delay（tRAS），内存行地址选通延迟。这是玩家最关注的4项时序调节，在大部分主板的BIOS中可以设定，内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组，在同样频率设定下，最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能，幅度在3至5个百分点。
在一些技术文章里介绍内存设置时序参数时，一般数字“A-B-C-D”分别对应的参数是“CL-tRCD-tRP-tRAS”，现在你该明白“2-3-3-6”是什么意思了吧？！^_^下面就这几个参数及BIOS设置中影响内存性能的其它参数逐一给大家作一介绍：
一、内存延迟时序“CL-tRCD-tRP-tRAS”的设置
首先，需要在BIOS中打开手动设置，在BIOS设置中找到“DRAM Timing Selectable”，BIOS设置中可能出现的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，将其值设为“Menual”（视BIOS的不同可能的选项有：On/Off或Enable/Disable），如果要调整内存时序，应该先打开手动设置，之后会自动出现详细的时序参数列表：
Command Per Clock(CPC)
可选的设置：Auto，Enable(1T)，Disable(2T)。
Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。
显然，也是越短越好。但当随着主板上内存模组的增多，控制芯片组的负载也随之增加，过短的命令间隔可能会影响稳定性。因此当你的内存插得很多而出现不太稳定的时间，才需要将此参数调长。目前的大部分主板都会自动设置这个参数。
该参数的默认值为Disable(2T)，如果玩家的内存质量很好，则可以将其设置为Enable(1T)。
CAS Latency Control(tCL)
可选的设置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。
一般我们在查阅内存的时序参数时，如“3-4-4-8”这一类的数字序列，上述数字序列分别对应的参数是“CL-tRCD-tRP-tRAS”。这个3就是第1个参数，即CL参数。
CAS Latency Control(也被描述为tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是“内存读写操作前列地址控制器的潜伏时间”。CAS控制从接受一个指令到执行指令之间的时间。因为CAS主要控制十六进制的地址，或者说是内存矩阵中的列地址，所以它是最为重要的参数，在稳定的前提下应该尽可能设低。
内存是根据行和列寻址的，当请求触发后，最初是tRAS（Activeto Precharge Delay），预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。
这个参数控制内存接收到一条数据读取指令后要等待多少个时钟周期才实际执行该指令。同时该参数也决定了在一次内存突发传送过程中完成第一部分传送所需要的时钟周期数。这个参数越小，则内存的速度越快。必须注意部分内存不能运行在较低的延迟，可能会丢失数据，因此在提醒大家把CAS延迟设为2或2.5的同时，如果不稳定就只有进一步提高它了。而且提高延迟能使内存运行在更高的频率，所以需要对内存超频时，应该试着提高CAS延迟。
该参数对内存性能的影响最大，在保证系统稳定性的前提下，CAS值越低，则会导致更快的内存读写操作。CL值为2为会获得最佳的性能，而CL值为3可以提高系统的稳定性。注意，WinbondBH-5/6芯片可能无法设为3。
RAS# to CAS# Delay(tRCD)
可选的设置：Auto，0，1，2，3，4，5，6，7。
该值就是“3-4-4-8”内存时序参数中的第2个参数，即第1个4。RAS# to CAS# Delay(也被描述为：tRCD、RAS to CAS Delay、Active to CMD)，表示"行寻址到列寻址延迟时间"，数值越小，性能越好。对内存进行读、写或刷新操作时，需要在这两种脉冲信号之间插入延迟时钟周期。在JEDEC规范中，它是排在第二的参数，降低此延时，可以提高系统性能。建议该值设置为3或2，但如果该值设置太低，同样会导致系统不稳定。该值为4时，系统将处于最稳定的状态，而该值为5，则太保守。
如果你的内存的超频性能不佳，则可将此值设为内存的默认值或尝试提高tRCD值。
Min RAS# Active Timing(tRAS)
可选的设置：Auto，00，01，02，03，04，05，06，07，08，09，10，11，12，13，14，15。
该值就是该值就是“3-4-4-8”内存时序参数中的最后一个参数，即8。Min RAS# Active Time (也被描述为：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time)，表示“内存行有效至预充电的最短周期”，调整这个参数需要结合具体情况而定，一般我们最好设在5－10之间。这个参数要根据实际情况而定，并不是说越大或越小就越好。
如果tRAS的周期太长，系统会因为无谓的等待而降低性能。降低tRAS周期，则会导致已被激活的行地址会更早的进入非激活状态。如果tRAS的周期太短，则可能因缺乏足够的时间而无法完成数据的突发传输，这样会引发丢失数据或损坏数据。该值一般设定为CAS latency + tRCD + 2个时钟周期。如果你的CAS latency的值为2，tRCD的值为3，则最佳的tRAS值应该设置为7个时钟周期。为提高系统性能，应尽可能降低tRAS的值，但如果发生内存错误或系统死机，则应该增大tRAS的值。
如果使用DFI的主板，则tRAS值建议使用00，或者5-10之间的值。
Row Precharge Timing(tRP)
可选的设置：Auto，0，1，2，3，4，5，6，7。
该值就是“3-4-4-8”内存时序参数中的第3个参数，即第2个4。Row Precharge Timing (也被描述为：tRP、RAS Precharge、Precharge to active)，表示"内存行地址控制器预充电时间"，预充电参数越小则内存读写速度就越快。
tRP用来设定在另一行能被激活之前，RAS需要的充电时间。tRP参数设置太长会导致所有的行激活延迟过长，设为2可以减少预充电时间，从而更快地激活下一行。然而，想要把tRP设为2对大多数内存都是个很高的要求，可能会造成行激活之前的数据丢失，内存控制器不能顺利地完成读写操作。对于桌面计算机来说，推荐预充电参数的值设定为2个时钟周期，这是最佳的设置。如果比此值低，则会因为每次激活相邻紧接着的bank将需要1个时钟周期，这将影响DDR内存的读写性能，从而降低性能。只有在tRP值为2而出现系统不稳定的情况下，将此值设定为3个时钟周期。
如果使用DFI的主板，则tRP值建议2-5之间的值。值为2将获取最高的性能，该值为4将在超频时获取最佳的稳定性，同样的而该值为5，则太保守。大部分内存都无法使用2的值，需要超频才可以达到该参数。
Row Cycle Time(tRC)
可选的设置：Auto，7-22，步幅值1。
Row Cycle Time(tRC、RC)，表示“SDRAM行周期时间”，它是包括行单元预充电到激活在内的整个过程所需要的最小的时钟周期数。
其计算公式是：row cycle time (tRC) = minimum row active time(tRAS) + row precharge time(tRP)。因此，设置该参数之前，你应该明白你的tRAS值和tRP值是多少。如果tRC的时间过长，会因在完成整个时钟周期后激活新的地址而等待无谓的延时，而降低性能。然后一旦该值设置过小，在被激活的行单元被充分充电之前，新的周期就可以被初始化。
在这种情况下，仍会导致数据丢失和损坏。因此，最好根据tRC = tRAS + tRP进行设置，如果你的内存模块的tRAS值是7个时钟周期，而tRP的值为4个时钟周期，则理想的tRC的值应当设置为11个时钟周期。
Row Refresh Cycle Time(tRFC)
可选的设置：Auto，9-24，步幅值1。
Row Refresh Cycle Time(tRFC、RFC)，表示“SDRAM行刷新周期时间”，它是行单元刷新所需要的时钟周期数。该值也表示向相同的bank中的另一个行单元两次发送刷新指令(即：REF指令)之间的时间间隔。tRFC值越小越好，它比tRC的值要稍高一些。
如果使用DFI的主板，通常tRFC的值不能达到9，而10为最佳设置，17-19是内存超频建议值。建议从17开始依次递减来测试该值。大多数稳定值为tRC加上2-4个时钟周期。
Row to Row Delay(RAS to RAS delay)(tRRD)
可选的设置：Auto， 0-7，每级以1的步幅递增。
Row to Row Delay，也被称为RAS to RAS delay (tRRD)，表示"行单元到行单元的延时"。该值也表示向相同的bank中的同一个行单元两次发送激活指令(即：REF指令)之间的时间间隔。tRRD值越小越好。
延迟越低，表示下一个bank能更快地被激活，进行读写操作。然而，由于需要一定量的数据，太短的延迟会引起连续数据膨胀。于桌面计算机来说，推荐tRRD值设定为2个时钟周期，这是最佳的设置，此时的数据膨胀可以忽视。如果比此值低，则会因为每次激活相邻紧接着的bank将需要1个时钟周期，这将影响DDR内存的读写性能，从而降低性能。只有在tRRD值为2而出现系统不稳定的情况下，将此值设定为3个时钟周期。
如果使用DFI的主板，则tRRD值为00是最佳性能参数，4超频内存时能达到最高的频率。通常2是最合适的值，00看上去很奇怪，但有人也能稳定运行在00-260MHz。
Write Recovery Time(tWR)
可选的设置：Auto，2，3。
Write Recovery Time (tWD)，表示“写恢复延时”。该值说明在一个激活的bank中完成有效的写操作及预充电前，必须等待多少个时钟周期。这段必须的时钟周期用来确保在预充电发生前，写缓冲中的数据可以被写进内存单元中。同样的，过低的tWD虽然提高了系统性能，但可能导致数据还未被正确写入到内存单元中，就发生了预充电操作，会导致数据的丢失及损坏。
如果你使用的是DDR200和266的内存，建议将tWR值设为2；如果使用DDR333或DDR400，则将tWD值设为3。如果使用DFI的主板，则tWR值建议为2。
Write to Read Delay(tWTR)
可选的设置：Auto，1，2。
Write to Read Delay (tWTR)，表示“读到写延时”。三星公司称其为“TCDLR (last data in to read command)”，即最后的数据进入读指令。它设定向DDR内存模块中的同一个单元中，在最后一次有效的写操作和下一次读操作之间必须等待的时钟周期。
tWTR值为2在高时钟频率的情况下，降低了读性能，但提高了系统稳定性。这种情况下，也使得内存芯片运行于高速度下。换句话说，增加tWTR值，可以让内容模块运行于比其默认速度更快的速度下。如果使用DDR266或DDR333，则将tWTR值设为1；如果使用DDR400，则也可试着将tWTR的值设为1，如果系统不稳定，则改为2。
Refresh Period(tREF)
可选的设置：Auto， 0032-4708，其步进值非固定。
Refresh Period (tREF)，表示“刷新周期”。它指内存模块的刷新周期。
先请看不同的参数在相同的内存下所对应的刷新周期(单位：微秒，即：一百万分之一秒)。?号在这里表示该刷新周期尚无对应的准确数据。
1552= 100mhz(?.??s)
2064= 133mhz(?.??s)
2592= 166mhz(?.??s)
3120= 200mhz(?.??s)
---------------------
3632= 100mhz(?.??s)
4128= 133mhz(?.??s)
4672= 166mhz(?.??s)
0064= 200mhz(?.??s)
---------------------
0776= 100mhz(?.??s)
1032= 133mhz(?.??s)
1296= 166mhz(?.??s)
1560= 200mhz(?.??s)
---------------------
1816= 100mhz(?.??s)
2064= 133mhz(?.??s)
2336= 166mhz(?.??s)
0032= 200mhz(?.??s)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
如果采用Auto选项，主板BIOS将会查询内存上的一个很小的、名为“SPD”(Serial Presence Detect )的芯片。SPD存储了内存条的各种相关工作参数等信息，系统会自动根据SPD中的数据中最保守的设置来确定内存的运行参数。如过要追求最优的性能，则需手动设置刷新周期的参数。一般说来，15.6us适用于基于128兆位内存芯片的内存（即单颗容量为16MB的内存），而7.8us适用于基于256兆位内存芯片的内存（即单颗容量为32MB的内存）。注意，如果tREF刷新周期设置不当，将会导致内存单元丢失其数据。
另外根据其他的资料显示，内存存储每一个bit，都需要定期的刷新来充电。不及时充电会导致数据的丢失。DRAM实际上就是电容器，最小的存储单位是bit。阵列中的每个bit都能被随机地访问。但如果不充电，数据只能保存很短的时间。因此我们必须每隔15.6us就刷新一行。每次刷新时数据就被重写一次。正是这个原因DRAM也被称为非永久性存储器。一般通过同步的RAS-only的刷新方法（行刷新），每行每行的依次刷新。早期的EDO内存每刷新一行耗费15.6us的时间。因此一个2Kb的内存每列的刷新时间为15.6?s x2048行=32ms。
如果使用DFI的主板，tREF和tRAS一样，不是一个精确的数值。通常15.6us和3.9us都能稳定运行，1.95us会降低内存带宽。很多玩家发现，如果内存质量优良，当tREF刷新周期设置为3120=200mhz(?.??s)时，会得到最佳的性能／稳定性比。
Write CAS# Latency(tWCL)
可选的设置：Auto，1-8
Write CAS Latency (tWCL)，表示“写指令到行地址控制器延时”。SDRAM内存是随机访问的，这意味着内存控制器可以把数据写入任意的物理地址，大多数情况下，数据通常写入距离当前列地址最近的页面。tWCL表示写入的延迟，除了DDRII，一般可以设为1T，这个参数和大家熟悉的tCL（CAS-Latency）是相对的，tCL表示读的延迟。
DRAM Bank Interleave
可选的设置：Enable， Disable
DRAM Bank Interleave，表示“DRAM Bank交错”。这个设置用来控制是否启用内存交错式(interleave)模式。Interleave模式允许内存bank改变刷新和访问周期。一个bank在刷新的同时另一个bank可能正在访问。最近的实验表明，由于所有的内存bank的刷新周期都是交叉排列的，这样会产生一种流水线效应。
虽然interleave模式只有在不同bank提出连续的的寻址请求时才会起作用，如果处于同一bank，数据处理时和不开启interleave一样。CPU必须等待第一个数据处理结束和内存bank的刷新，这样才能发送另一个地址。目前所有的内存都支持interleave模式，在可能的情况下我们建议打开此项功能。
对于DFI主板来说，任何情况下该设置都应该是Enable，可以增大内存的带宽。Disable对将减少内存的带宽，但使系统更加稳定。
DQS Skew Control
可选的设置：Auto，Increase Skew，Decrease Skew
DQS Skew Control，表示“DQS时间差控制”。稳定的电压可以使内存达到更高的频率，电压浮动会引起较大的时间差（skew），加强控制力可以减少skew，但相应的DQS（数据控制信号）上升和下降的边缘会出现电压过高或过低。一个额外的问题是高频信号会引起追踪延迟。DDR内存的解决方法是通过简单数据选通脉冲来增加时钟推进。
DDRII引进了更先进的技术：双向的微分I/O缓存器来组成DQS。微分表示用一个简单脉冲信号和一个参考点来测量信号，而并非信号之间相互比较。理论上提升和下降信号应该是完全对成的，但事实并非如此。时钟和数据的失谐就产生了DQ-DQS skew。
如下图所示。
对于DFI主板来说，建议设置为Increase Skew可以提升性能，而Decrease Skew在牺牲一定性能的情况下，可以增加稳定性。
DQS Skew Value
可选的设置：Auto，0-255，步进值为1。
当我们开启了DQS skew control后，该选项用来设定增加或减少的数值。这个参数对系统的影响并不很敏感。 对于DFI主板来说，开启"Increase Skew"选项后，可以将该值设为50-255之间的值。值越大，表示速度越快。
DRAM Drive Strength
可选的设置：Auto，1-8，步进值为1。
DRAM Drive Strength（也被称为：driving strength），表示“DRAM驱动强度”。这个参数用来控制内存数据总线的信号强度，数值越高代表信号强度越高，增加信号强度可以提高超频的稳定性。但是并非信号强度高就一定好，三星的TCCD内存芯片在低强度信号下性能更佳。
如果设为Auto，系统通常会设定为一个较低的值。对使用TCCD的芯片而言，表现会好一些。但是其他的内存芯片就并非如此了，根据在DFI NF4主板上调试和测试的结果，1、3、5 、7都是性能较弱的参数，其中1是最弱的。2、4、6、8是正常的设置，8提供了最强的信号强度。TCCD建议参数为3、5或7，其他芯片的内存建议设为6或8。
DFI用户建议设置：TCCD建议参数为3、5、7，其他芯片的内存建议设为6或8。
DRAM Data Drive Strength
可选的设置：Auto，1-4，步进值为1。
DRAM Data Drive Strength表示“DRAM数据驱动强度”。这个参数决定内存数据总线的信号强度，数值越高代表信号强度越高。它主要用于处理高负荷的内存读取时，增加DRAM的驾驭能力。因此，如果你的系统内存的读取负荷很高，则应将该值设置为高(Hi/High)。它有助于对内存数据总线超频。但如果你并没有超频，提升内存数据线的信号强度，可以提高超频后速度的稳定性。此外，提升内存数据总线的信号强度并不能增强SDRAM DIMM的性能。因此，除非你内存有很高的读取负荷或试图超频DIMM，建议设置DRAM Data Drive Strength的值为低(Lo/Low)。
要处理大负荷的数据流时，需要提高内存的驾驭能力，你可以设为Hi或者High。超频时，调高此项参数可以提高稳定性。此外，这个参数对内存性能几乎没什么影响。所以，除非超频，一般用户建议设为Lo/Low。
DFI用户建议设置：普通用户建议使用level 1或3，如果开启了CPC，可能任何高于1的参数都会不稳定。部分用户开启CPC后能运行在3。更多的人关闭CPC后2-4都能够稳定运行。当然最理想的参数是开启CPC后设为level4。
Strength Max Async Latency
可选的设置：Auto，0-15，步进值为1。
Strength Max Async Latency目前还没能找到任何关于此项参数的说明，不知道其功能。感觉网友的经验，在进行Everest的LatencyTest时，可以看出一些差别。在我的BH-6上，参数从8ns到7ns在Latency Test的测试结果中有1ns的区别。从7ns调低6ns后，测试结果又减少了2ns。
DFI主板建议设置：BIOS中的默认值为7ns，建议大家在5-10之间调节。6ns对内存的要求就比较高了，建议使用BH-5和UTT芯片的用户可以尝试一下，但对TCCD不适用。7ns的要求低一些，UTT和BH-5设为7n比较适合超频。8ns对UTT和BH-5就是小菜一碟，8ns时TCCD通常能稳定运行在DDR600，如果想超频到DDR640就必须设为9ns甚至更高了。
Read Preamble Time
可选的设置：Auto，2.0-9.5，步进值为0.5。
Read Preamble Time这个参数表示DQS（数据控制信号）返回后，DQS又被开启时的时间间隔。Samsung早期的显存资料显示，这个参数是用以提升性能的。DQS信号是双向的，无论从图形控制器到DDR SGRAM还是从DDR SGRAM到图形控制器都起作用。
DFI主板建议设置：BIOS中的该值设置为Auto时，实际上此时执行的是默认值5.0。建议大家在4.0-7.0之间调节，该值越小越好。
Idle Cycle Limit
可选的设置：Auto，0-256，无固定步进值。
Idle Cycle Limit这个参数表示“空闲周期限制”。这个参数指定强制关闭一个也打开的内存页面之前的memclock数值，也就是读取一个内存页面之前，强制对该页面进行重充电操作所允许的最大时间。
DFI主板建议设置：BIOS中的该值设置为Auto时，实际上此时执行的是默认值256。质量好的内存可以尝试16-32，华邦（WINBOND）BH-5颗粒的产品能稳定运行在16。Idle Cycle Limit值越低越好。
Dynamic Counter
可选的设置：Auto， Enable， Disable。
Dynamic Counter这个参数表示“动态计数器”。这个参数指定开启还是关闭动态空闲周期计数器。如果选择开启（Enable），则会每次进入内存页表(Page Table)就强制根据页面冲突和页面错误(conflict/page miss：PC/PM)之间通信量的比率而动态调整Idle Cycle Limit的值。这个参数和前一个Idle Cycle Limit是密切相关的，启用后会屏蔽掉当前的Idle Cycle Limit，并且根据冲突的发生来动态调节。
DFI主板建议设置：BIOS中的该值设置为Auto和关闭和一样的。打开该设置可能会提升性能，而关闭该设置，可以使系统的更稳定。
R/W Queue Bypass
可选的设置：Auto，2x，4x，8x，16x。
R/W Queue Bypass表示“读／写队列忽略”。这个参数指定在优化器被重写及DCI (设备控制接口：Device Control Interface)最后一次的操作被选定前，忽略操作DCI的读/写队列的时间。这个参数和前一个Idle Cycle Limit是相类似，只是优化器影响内存中的读／写队列。
DFI主板建议设置：BIOS中的该值默认为16x。如果你的系统稳定，则保留该值。但如果不稳定，或者要超频，就只有降低到8x甚至更低的4x或2x。该值越大，则说明系统性能越强，该值越小，则会是系统越稳定。
Bypass Max
可选的设置：Auto， 0x-7x， 步进值为1。
Bypass Max表示“最大忽略时间”。这个参数表示优化器选择否决之前，最后进入DCQ（Dependence Chain Queue）的可以被优化器忽略的时间。仔细研究后，我觉得这个参数会影响内存到CPU内存控制器的连接。
DFI主板建议设置：BIOS中的该值默认为7x。建议4x或7x，两者都提供了很好的性能及稳定性。如果你的系统稳定，则保留该值。但如果不稳定，或者要超频，就只有降低到8x甚至更低的4x或2x。该值越大，则说明系统性能越强，该值越小，则会是系统越稳定。
32 Byte Granulation
可选的设置：Auto，Disable (8burst)，Enable(4burst)。
32 Byte Granulation表示"32位颗粒化"。当该参数设置为关闭(Disable)时，就可以选择突发计数器，并在32位的数据存取的情况下，最优化数据总线带宽。因此该参数关闭后可以达到最佳性能的目的。
DFI主板建议设置：绝大多数情况下，建议选择Disable(8burst)选项。开启Enable (4burst)可以使系统更稳定一些。

‘贰’ 内存延迟是什么意思为何DDR3内存延迟比DDR2高

确切的说，ddr3不是延迟高，而是cl值比较高，cl不能和延迟划等号的。
认为ddr3延迟比ddr2严重是一种误解，jedec定下的ddr2-533的cl
4-4-4、ddr2-667的cl
5-5-5及ddr2-800的
cl6-6-6，其内存延迟均为15ns。cas
latency是指内存需要经过多少个周期，才能开始读写资料，但要计算整个内存条的延迟值，还需要把内存颗粒运行频率计算在内。
现在ddr3-1066、ddr3-1333及ddr3-1600的cl值分别为7-7-7、8-8-8及9-9-9，把内存颗粒运行频率计算在内，其内存延迟值应为13.125、12.ns及11.25ns，相比ddr2改善约25%，因此消费者以cas数值当成内存条的延迟值是不正确的。
ddr3内存是8bit读取，而ddr2是4bit读取，这个可以理解为ddr3内存cl值比较高的原因，因为它一次性读取的数据更多，cl值高是可以理解的。但在算上频率的优势后，ddr3相对ddr2内存还是有性能优势的。何况，ddr3的高频适合超频，而且功耗也更低，这更符合发展趋势。

‘叁’ 什么是内存的延时描述

新手上路：内存带宽和延时分析 本文共 1 页

对于内存性能而言，最关键的莫过于“内存延时”和“带宽”两项指标。如今，当用户购买内存时，往往会被“双通道”，“低延时”此类术语所迷惑，对于普通用户而言，并不能明白这些术语意味着什么，以及对系统的性能有如何的影响。本文，就用通俗易懂的词语解释内存带宽和延时对系统性能的影响。

内存基本概念

“什么是内存，它到底有什么作用？”这是许多初学者的疑惑。就我们平时所谈的内存而言，通常是指“随机访问内存”（Random Access Memory，RAM），它以插槽的方式和主板相连。它给CPU和应用程序之间提供了一个高速的缓存区，是Cache（速度快，容量小）和硬盘（速度慢，容量大）之间过渡的桥梁。程序运行时，所需读写的数据并不能完全在缓存中装载下，因此在价格和容量的限制下，就形成了寄存器，缓存（Cache），内存，硬盘这样架构的内存子系统。硬盘可以永久的保存数据，但是相比而言，访问和读写数据的速度较慢。

在程序的整个运行过程中，首先CPU会从程序计数器中读取一条指令，然后对指令进行解码，完成一个操作，最后再读取一条指令。整个过程周而复始。在很多程序中，都会重复下述的几个步骤。

----->读取一条指令
----->获得数据A
----->获得数据B
----->把B加至A
----->把A存入C

在这样一个过程中，会多次产生读写操作，其中最有效的方法是在Cach中处理指令，数据A，B和C。但是往往由于Cache容量的限制，部分数据会保存在内存中，甚至可能保存在硬盘上。如果数据在Cache中，那么CPU在处理的过程中就称为“命中”，所需的数据可以从Cache中读入，并且存入速度更高的寄存器内进行下一步处理。如果数据不在Cache中，那么称为“失效”。CPU就不得不从内存（或硬盘）中，把所需的数据读入Cache中，然后再由Cache装入寄存器中。简单而言，内存以相对较低的价格和较高的速度提供一个存储数据的空间。

“数据是如何从内存装入CPU的呢？”这常常是用户会问的另外一个问题。简单而言，通过“总线”来完成这样一个过程。总线由许多数据线路所组成，每一条数据线路只传送1比特数据，用来表示0和1两个状态。对于800MHz频率的互联总线，那就意味着在一秒钟之内，内存和CPU之间可以进行800M次的数据交换。这样一个过程通常通过北桥芯片来控制。总线一般是半双工的，即同时只能进行数据的“发送”或者“接收”。这里的总线也就是我们常说的“前端总线”（FSB）。

DDR（双倍传输速率）技术是这几年兴起的内存技术，并且在内存市场取得成功。DDR内存和普通的SDR内存不同。对于前几年主流的SDRAM内存模块，数据只能在系统的每个时钟周期的下降沿（或者上升沿）传输，内存模块的电压为3.3V左右；而DDR SDRAM内存模块可以在每个时钟周期的上升沿和下降沿同时进行数据传输，DDR也因此而得名。DDR内存模块的电压为2.5V左右。

“内存是如何安排地址的？”简单的说，内存地址的安排模式和矩阵非常相似。每一个内存的模块（bank）都有“行”和“列”构成，“行”和“列”的交叉点便是存储数据的位置，一般保存0或者1。早期的I845芯片组只有4个bank，最大只能支持2GB的内存容量。新型的Springdale和Canterwood芯片组有8个bank，能够支持高达4GB的内存容量。

双通道内存架构

“双通道内存”是目前主流的内存芯片。在理论上，在双通道内存控制器的协调下，内存数据的传输速率是普通内存的2倍。为了解释其工作原理，我们不妨用高速公路来打个比方。为了增加高速公路的交通吞吐量，在不提高车辆运行速度的前提下，只有扩展道路的宽度。双通道内存正式如此，通过在北桥芯片中增加一个内存控制器，来提高内存的峰值带宽。DDR SDRAM 64位总线宽度的内存在双通道内存的工作模式下，实际的总线宽度为128位。

继续考虑上述例子，双通道DDR内存的架构相当于高速公路有4个车道，上行和下行分别占有两个车道。当车辆从一座高速公路开往另一个高速公路时，如果连接的桥梁的宽度也有4个车道，那就不会发生瓶颈，所有的车辆（数据）均可以高速的通往另一座高速公路；在系统中，这座连接的桥梁就是前端总线（FSB）。Intel使用了“quad pumped”(四泵)总线，它达到128位的带宽，因此所有的数据均可以高速的在内存和缓存之间传输。Quad pumed总线技术是Intel足以傲视群雄的主要原因。早期的i845芯片组使用单通道的内存架构，因此传输效率不是很高。

对于Athlon XP芯片而言，其FSB并不能达到128位的带宽，连接内存和缓存的通路只有2个“车道”，因此“4车道”的数据量必须分为2次进行传输。对AMD的双通道内存架构而言，其中一个通道往往处于闲置状态。在一种情况下，如果RAM的延时和FSB的处理速度相等时，才能能够发挥其双通道内存优势。

延时

如果要增加内存的带宽，那么我们就可以采用上述简单的方法，即增加内存的通道；使得在每一个时钟周期内，可以处理的数据量随着通道的增加而增加。由于目前的FSB技术的限制，双通道的内存架构已经戳戳有余。如果FSB能够达到256位或者更高的位宽，那么4通道，8通道的内存架构一定会得到使用。对于内存的性能，还有一个关键的因素：延迟。

延迟定义为：CPU读取指令和执行指令之间的一段时间。如果内存需要读写数据，那么这个过程会产生大量的延迟。整体而言，延迟越低，系统的性能就越出色。但是降低延时的方法却并不是很容易。有时往往为了降低1个周期的延时，所花费的费用要高上一个数量级。

如果FSB和内存控制器并不运行在相同的时钟速度，那么它们之间传输数据时，必须进行同步。例如，如果FSB频率和内存控制器频率为5：4，那么FSB经过5个时钟周期时，内存控制器才运行了4个周期。即FSB每经过5个周期才能和内存控制器同步一次。如果在第2个时钟周期CPU发出读写命令，那么FSB必须等待3个周期和内存控制器同步后，才能进行数据传输。这就是为什么大部分FSB和内存控制器之间使用1：1分频的原因。

除了FSB和内存控制器之间由分频比所产生延时之外，更主要的是由内存模块本身产生的。当北桥的内存控制器发出读取请求时，一个“ACTIVE”命令会发送到内存中，随后内存的“行”和“列”被激活，这段时间为tRP ，并且可以通过BIOS来调节设置，通常需要2～4个时钟周期。随后，进行“行刷新（RAS）”和“列刷新（CAS）”，这段延时tRCD 是由内存模块本身的特性所决定，一般为2～4个时钟周期。在数据的读写过程中还会产生行延时（tRAS）和列延时（tCL）；如果下一步的内存读写操作在同一行内操作，那么只增加CAS延时；如果下一步的内存在不同的模块内完成，那么整个读写过程就必须重新从tRP开始。 tRAS 通常需要5～8个时钟周期。下图是内存读写的完整过程。

由于这些延时在读写的过程中不得不产生，因此降低读写过程中的延时是一个比较困难的任务。尽管如此，在过去的10年终，内存的延时已经从120ns降低到如今的50ns左右。而内存的峰值带宽也从原先的1GB/s(理论上，PC133)提升到如今的8GB/s(理论上，双通道PC4000)。

Springdale/Canterwood 分频比相关问题

如上文所述，为了避免内存控制器和FSB之间的延时，它们的时钟分频通常设为1：1。但是许多用户为了获得更高的性能往往对CPU或者内存进行超频。对于P4而言，超频后，CPU最高的频率可以达到250MHz的FSB，但是在市场上几乎没有几款内存可以匹配此频率。通常用户使用的是PC3200内存模块，因此分频比一般为4：5或者3：4。在许多实际的产品中，可能还会产生内存和芯片组不兼容的情况，对于Springdale/Canterwood的芯片组问题尤为严重。例如，比较有名的ABIT IC7/IS 7系列主板，就拒绝内存使用1：1的分频比。在Soltek 86SPE－L的主板中也会产生这样的问题。一般制造商会通过更新BIOS来解决此类问题。

结论

本文内容比较简单，浅显，介绍了内存延时和带宽给性能带来的影响。文章主要针对那些刚刚涉足DIY的新手；而DIY那些老手们也可以通过本文对内存的知识温故知新一下。

全文完

‘肆’ 存储器读写的工作周期是指什么

读写周期：两次存储器读/写操作的最短时间间隔
存储周期：稍大于读写周期，（在读写周期的基础上加上必要的其他操作）
读周期或写周期：读写周期具体到或读或写

‘伍’ 如何解决数据库读写分离的时间延时

不是很懂mysql的replication. 但是我以前做过Oracle Timesten replication, 可以讲讲给你参考。像Oracle这样的数据库对于1对1的同步是非常快速的，但是需要支持3个以上节点的时候，由于快速的复制/确认机制，内存读写和网络传输数据量会非常庞大. 对于3个以上节点的数据库同步，要开始考虑自己写一个程序，然后在各个节点上运行，进行互相主备同步。我当初是为国外一个电信运营商编写的程序，6个节点，非常稳定。 既然Oracle都无法支持这种同步，Mysql能否支持，我个人觉得怀疑.
后来的数据库设计成如下模式了, 3台master，互相通过我的程序进行同步。 在本地又各自搭建主从(master/slave)模式，利用数据库自己的replication进行互备。每秒钟大概处理3000transactions.

‘陆’ 硬盘读写延迟是什么

硬盘寻找数据是需要时间的，尤其是传统的机械硬盘，内部结构主要是磁头，盘片和高速马达。。。当接到查找某一数据的指令后，磁头会调整角度，然后从盘片中找到需要的数据，这个时间就是读写延迟了

‘柒’ RAM,ROM,光盘和硬盘存储器中,读写速度最快的是哪个坐等答案，谢谢！

ram的读写速度最快。

rom只读不写，所以写的速度为0。同时期的ram、rom、硬盘、光盘。速度最慢的是光盘，硬盘稍快，rom和ram最快。

ram也叫主存，与CPU直接交换数据的内部存储器。它可以随时读写（刷新时除外），而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时可以随时从任何一个指定的地址写入（存入）或读出（取出）信息。

(7)存储读写延时扩展阅读：

当电源关闭时RAM不能保留数据。如果需要保存数据，就必须把它们写入一个长期的存储设备中（例如硬盘）。RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM则不会。

现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，访问延迟也和其他涉及机械运作的存储设备（如硬盘、光盘驱动器）相比，也显得微不足道。但速度仍然不如作为CPU缓存用的SRAM。

随机存取存储器依赖RAM存储数据。电容器充满电后代表1（二进制），未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，电荷会渐渐随时间流失而使数据发生错误。刷新是指重新为电容器充电，弥补流失了的电荷。

‘捌’ 请问存储卡读写性能差是什么

1、存储卡读写性能差即系统对SD卡的文件读取和写入的速度比较慢，而且文件的安全性也比较差，容易丢失造成的影响就是，系统读取或者写入SD卡里的文件时等待比较久，容易造成卡顿，而且存在SD卡里的文件也容易造成丢失。
2、内存卡（英语：Memorycard，别名：记忆卡、快闪存储卡、闪卡）是一种固态电子快闪存储器数据存储设备，多为卡片或者方块状。它一般是使用Flash（快闪存储器）芯片作为储存介质。主要用于数字相机、PDA和笔记本电脑、音乐播放器、掌上游戏机和其他电子设备。它能提供可重复读写，无需外部电源的存储形式。
3、SecureDigital卡简称SD卡，从字面理解，此卡就是安全卡，它比CF卡以及早期的SM卡在安全性能方面更加出色。是由日本的松下公司、东芝公司和SanDisk公司共同开发的一种全新的存储卡产品，最大的特点就是通过加密功能，保证数据资料的安全保密。SD卡从很多方面来看都可看作MMC的升级。两者的外形和工作方式都相同，只是MMC卡的厚度稍微要薄一些，但是使用SD卡设备的机器都可以使用MMC卡。其外形尺寸为32mm乘以×24mm乘以2.1mm。
更多关于存储卡读写性能差是什么意思，进入：https://www.abcgonglue.com/ask/c0e66c1616094601.html?zd查看更多内容

‘玖’ 内存条上显示的“4GB 2R*8-PC3L-12800S-11-12-F3”是什么意思

4GB
2R*8-PC3L-12800S-11-12-F3
4GB是内存容量
2Rx8是表示内存颗粒数，是2*64/8=16个，一面8颗，两面都有。
PC3L-12800S是表示内存是DDR3
1600的读写带宽（可以简单的看做内存的工作速度）
11-12-F3是该内存条的读写延时参数，一般不关心这个。
一般最关心的是容量，其次是频率，再则是颗粒数。

‘拾’ Y7000P内存延迟

内存延迟在80ns左右。延迟表现非常好。主硬盘是三星PM981a，内存的读写速度高达46GB每秒。