arm存储器结构

‘壹’ 英特尔，AMD，ARM处理器是冯诺依曼结构还是哈佛结构

英特尔用的冯诺依曼结构冯诺依曼结构指的是整台计算机的设计，不是针对处理器的。不过现在的个人电脑绝大多数是冯诺依曼结构的。

冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。
哈佛结构是一种存储器结构。使用哈佛结构的处理器有：AVR、ARM9、ARM10、ARM11等
哈佛结构与冯·诺依曼结构处理器相比，处理器有两个明显的特点：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。

‘贰’ ARM 一共有多少种内核，最新的是什么

1.3.2 ARM内核种类分类
带有ARM内核的处理器大概有千种以上，这里不做介绍。下面主要对各类ARM处理器的几个重要内核版本做一个简要介绍。
1．ARM7处理器
ARM7处理器采用了ARMV4T（冯·诺依曼）体系结构，这种体系结构将程序指令存储器和数据存储器合并在一起。主要特点就是程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址及数据总线，程序指令和数据的宽度相同。这样，处理器在执行指令时，必须先从存储器中取出指令进行译码，再取操作数执行运算。总体来说ARM7体系结构具有三级流水、空间统一的指令与数据Cache、平均功耗为0.6mW/MHz、时钟速度为66MHz、每条指令平均执行1.9个时钟周期等特性。其中的ARM710、ARM720和ARM740为内带Cache的ARM核。ARM7指令集同Thumb指令集扩展组合在一起，可以减少内存容量和系统成本。同时，它还利用嵌入式ICE调试技术来简化系统设计，并用一个DSP增强扩展来改进性能。ARM7体系结构是小型、快速、低能耗、集成式的RISC内核结构。该产品的典型用途是数字蜂窝电话和硬盘驱动器等，目前主流的ARM7内核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T。现在市场上用得最多的ARM7处理器有Samsung公司的S3C44BOX与S3C4510处理器、Atmel公司的AT91FR40162系列处理器、Cirrus公司的EP73xx系列等。通常来说前两三年大部分手机基带部分的应用处理器基本上都以ARM7为主。还有很多的通信模块，如CDMA模块、GPRS模块和GPS模块中都含有ARM7处理器。
2．ARM9、ARM9E处理器
ARM9处理器采用ARMV4T（哈佛）体系结构。这种体系结构是一种将程序指令存储和数据存储分开的存储器结构，是一种并行体系结构。其主要特点是程序和数据存储在不同的存储空间中，即程序存储器和数据存储器。它们是两个相互独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统中的4套总线，程序的数据总线和地址总线，数据的数据总线和地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获取指令字和操作数，从而提高了执行速度，使数据的吞吐量提高了一倍。又由于程序和数据存储器在两个分开的物理空间中，因而取指和执行能完全重叠。ARM9采用五级流水处理及分离的Cache结构，平均功耗为0.7mW/MHz。时钟速度为120MHz~200MHz，每条指令平均执行1.5个时钟周期。与ARM7处理器系列相似，其中的ARM920、ARM940和ARM9E处理器均为含有Cache的CPU核，性能为132MIPS（120MHz时钟，3.3V供电）或220MIPS（200MHz时钟）。ARM9处理器同时也配备Thumb指令扩展、调试和Harvard总线。在生产工艺相同的情况下，性能是ARM7TDMI处理器的两倍之多。常用于无线设备、仪器仪表、联网设备、机顶盒设备、高端打印机及数码相机应用中。ARM9E内核是在ARM9内核的基础上增加了紧密耦合存储器TCM及DSP部分。目前主流的ARM9内核是ARM920T、ARM922T、ARM940。相关的处理器芯片有Samsung公司的S3C2510、Cirrus公司的EP93xx系列等。主流的ARM9E内核是ARM926EJ-S、ARM946E-S、ARM966E-S等。目前市场上常见的PDA，比如说PocketPC中一般都是用ARM9处理器，其中以Samsung公司的S3C2410处理器居多。
3．ARM10E处理器
ARM10E处理器采用ARMVST体系结构，可以分为六级流水处理，采用指令与数据分离的Cache结构，平均功耗1000mW，时钟速度为300MHz，每条指令平均执行1.2个时钟周期。ARM10TDMI与所有ARM核在二进制级代码中兼容，内带高速32×16 MAC，预留DSP协处理器接口。其中的VFP10（向量浮点单元）为七级流水结构。其中的ARM1020T处理器则是由ARMl0TDMI、32KB指令、数据Caches及MMU部分构成的。其系统时钟高达300MHz时钟，指令Cache和数据Cache分别为32KB，数据宽度为64位，能够支持多种商用操作系统，适用于下一代高性能手持式因特网设备及数字式消费类应用。主流的ARM10内核是ARM1020E、ARM1022E、ARM1026EJ-S等。
4．SecurCore处理器
SecurCore系列处理器提供了基于高性能的32位RISC技术的安全解决方案，该系列处理器具有体积小、功耗低、代码密度大和性能高等特点。另外最为特别的就是该系列处理器提供了安全解决方案的支持。采用软内核技术，以提供最大限度的灵活性，以及防止外部对其进行扫描探测，提供面向智能卡的和低成本的存储保护单元MPU，可以灵活地集成用户自己的安全特性和其他的协处理器，目前含有SC100、SC110、SC200、SC210 4种产品。
5．StrongARM处理器
StrongARM处理器采用ARMV4T的五级流水体系结构。目前有SA110、SA1100、SA1110等3个版本。另外Intel公司的基于ARMv5TE体系结构的XScale PXA27x系列处理器，与StrongARM相比增加了I/D Cache，并且加入了部分DSP功能，更适合于移动多媒体应用。目前市场上的大部分智能手机的核心处理器就是XScale系列处理器。
6．ARM11处理器
ARM11处理器系列可以在使用130nm代工厂技术、小至2.2mm2芯片面积和低至0.24mW/MHz的前提下达到高达500MHz的性能表现。ARM11处理器系列以众多消费产品市场为目标，推出了许多新的技术，包括针对媒体处理的SIMD，用以提高安全性能的TrustZone技术，智能能源管理（IEM），以及需要非常高的、可升级的超过2600 Dhrystone 2.1 MIPS 性能的系统多处理技术。主要的ARM11处理器有ARM1136JF-S、ARM1156T2F-S、ARM1176JZF-S、ARM11 MCORE等多种。
下面对几个ARM处理器内核做了简单的介绍。可以注意到，随着处理器内核技术的发展，处理器的速度越来越快，其主要得益于ARM流水线的技术发展。
这里对各类处理器核的ARM流水线做一下对比，如图1-1所示。

图1 1 ARM处理器内核流水线
另外按照市场应用，ARM处理器内核大体可以分成如下表的Embedded Core、Application Core、Secure Core 3个部分，如表1-1所示。
表1 1 ARM处理器分类

处理器内核分类
具体的处理器IP核
应 用 市 场

Embedded Core
ARM7TDMI、ARM946E-S、

ARM926EJ-S
无线、网络应用、汽车电子

Application Core
ARM926EJ-S、ARM1026EJ-S、ARM11
消费类市场、多媒体数码产品

Secure Core
SC110、SC110、SC200、SC210
智能卡、身份识别

前面描述了ARM处理器的各种体系结构，接下来简单回顾一下ARM处理器的工作模式及处理器内部的CPU寄存器及异常中断处理等机制。

‘叁’ 存储器的结构

1cpu的内部
编辑
存储器结构


存储器结构

第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~

2工作特点
编辑

存储器结构

存储器结构① 设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
② 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。

③ 在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。
一、RAM(Random Access Memory，随机存取存储器)
RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。

3具体结构分类
编辑
根据组成元件的不同，RAM内存又分为以下十八种：

01.DRAM（Dynamic RAM，动态随机存取存储器）
这是最普通的RAM，一个电子管与一个电容器组成一个位存储单元，DRAM将每个内存位作为一个电荷保存在位存储


存储器结构

存储器结构单元中，用电容的充放电来做储存动作，但因电容本身有漏电问题，因此必须每几微秒就要刷新一次，否则数据会丢失。存取时间和放电时间一致，约为2~4ms。因为成本比较便宜，通常都用作计算机内的主存储器。
02.SRAM（Static RAM，静态随机存取存储器）
静态，指的是内存里面的数据可以长驻其中而不需要随时进行存取。每6颗电子管组成一个位存储单元，因为没有电容器，因此无须不断充电即可正常运作，因此它可以比一般的动态随机处理内存处理速度更快更稳定，往往用来做高速缓存。

03.VRAM（Video RAM，视频内存）

它的主要功能是将显卡的视频数据输出到数模转换器中，有效降低绘图显示芯片的工作负担。它采用双数据口设计，其中一个数据口是并行式的数据输出入口，另一个是串行式的数据输出口。多用于高级显卡中的高档内存。

04.FPM DRAM（Fast Page Mode DRAM，快速页切换模式动态随机存取存储器）
改良版的DRAM，大多数为72PIN或30Pin的模块。传统的DRAM在存取一个BIT的数据时，必须送出行地址和列地址各一次才能读写数据。而FRM DRAM在触发了行地址后，如果CPU需要的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列地址就可以得到所需要的数据。FPM将记忆体内部隔成许多页数Pages，从512B到数KB不等，在读取一连续区域内的数据时，就可以通过快速页切换模式来直接读取各page内的资料，从而大大提高读取速度。在96年以前，在486时代和PENTIUM时代的初期，FPM DRAM被大量使用。

05.EDO DRAM（Extended Data Out DRAM，延伸数据输出动态随机存取存储器）
这是继FPM之后出现的一种存储器，一般为72Pin、168Pin的模块。它不需要像FPM DRAM那样在存取每一BIT 数据时必须输出行地址和列地址并使其稳定一段时间，然后才能读写有效的数据，而下一个BIT的地址必须等待这次读写操作完成才能输出。因此它可以大大缩短等待输出地址的时间，其存取速度一般比FPM模式快15%左右。它一般应用于中档以下的Pentium主板标准内存，后期的486系统开始支持EDO DRAM，到96年后期，EDO DRAM开始执行。。


存储器结构

存储器结构06.BEDO DRAM（Burst Extended Data Out DRAM，爆发式延伸数据输出动态随机存取存储器）
这是改良型的EDO DRAM，是由美光公司提出的，它在芯片上增加了一个地址计数器来追踪下一个地址。它是突发式的读取方式，也就是当一个数据地址被送出后，剩下的三个数据每一个都只需要一个周期就能读取，因此一次可以存取多组数据，速度比EDO DRAM快。但支持BEDODRAM内存的主板可谓少之又少，只有极少几款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽动态随机存取存储器）
MoSys公司提出的一种内存规格，其内部分成数个类别不同的小储存库 (BANK)，也即由数个属立的小单位矩阵所构成，每个储存库之间以高于外部的资料速度相互连接，一般应用于高速显示卡或加速卡中，也有少数主机板用于L2高速缓存中。

08.WRAM（Window RAM，窗口随机存取存储器）
韩国Samsung公司开发的内存模式，是VRAM内存的改良版，不同之处是它的控制线路有一、二十组的输入/输出控制器，并采用EDO的资料存取模式,因此速度相对较快，另外还提供了区块搬移功能（BitBlt），可应用于专业绘图工作上。

09.RDRAM（Rambus DRAM，高频动态随机存取存储器）
Rambus公司独立设计完成的一种内存模式，速度一般可以达到500~530MB/s，是DRAM的10倍以上。但使用该内存后内存控制器需要作相当大的改变，因此它们一般应用于专业的图形加速适配卡或者电视游戏机的视频内存中。

10.SDRAM（Synchronous DRAM，同步动态随机存取存储器）
这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。 所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。

11.SGRAM（Synchronous Graphics RAM，同步绘图随机存取存储器）
SDRAM的改良版，它以区块Block，即每32bit为基本存取单位，个别地取回或修改存取的资料，减少内存整体读写的次数，另外还针对绘图需要而增加了绘图控制器，并提供区块搬移功能（BitBlt），效率明显高于SDRAM。

12.SB SRAM（Synchronous Burst SRAM，同步爆发式静态随机存取存储器）
一般的SRAM是异步的，为了适应CPU越来越快的速度，需要使它的工作时脉变得与系统同步，这就是SB SRAM产生的原因。

13.PB SRAM（Pipeline Burst SRAM，管线爆发式静态随机存取存储器）
CPU外频速度的迅猛提升对与其相搭配的内存提出了更高的要求，管线爆发式SRAM取代同步爆发式SRAM成为必然的选择，因为它可以有效地延长存取时脉，从而有效提高访问速度。

14.DDR SDRAM（Double Data Rate二倍速率同步动态随机存取存储器）
作为SDRAM的换代产品，它具有两大特点：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（Delay Locked Loop：延时锁定回路）提供一个数据滤波信号。这是目前内存市场上的主流模式。

15.SLDRAM （Synchronize Link，同步链环动态随机存取存储器）
这是一种扩展型SDRAM结构内存，在增加了更先进同步电路的同时，还改进了逻辑控制电路，不过由于技术显示，


存储器结构

存储器结构投入实用的难度不小。
16.CDRAM（CACHED DRAM，同步缓存动态随机存取存储器）
这是三菱电气公司首先研制的专利技术，它是在DRAM芯片的外部插针和内部DRAM之间插入一个SRAM作为二级CACHE使用。当前，几乎所有的CPU都装有一级CACHE来提高效率，随着CPU时钟频率的成倍提高，CACHE不被选中对系统性能产生的影响将会越来越大，而CACHE DRAM所提供的二级CACHE正好用以补充CPU一级CACHE之不足，因此能极大地提高CPU效率。

17.DDRII(Double Data Rate Synchronous DRAM，第二代同步双倍速率动态随机存取存储器)
DDRII 是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。DDRII的详细规格目前尚未确定。

18.DRDRAM (Direct Rambus DRAM)
是下一代的主流内存标准之一，由Rambus 公司所设计发展出来，是将所有的接脚都连结到一个共同的Bus，这样不但可以减少控制器的体积，已可以增加资料传送的效率。

二、ROM(READ Only Memory，只读存储器)

ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。

4组成元件分类
编辑
ROM内存又分为以下五种：


存储器结构

存储器结构1.MASK ROM（掩模型只读存储器）
制造商为了大量生产ROM内存，需要先制作一颗有原始数据的ROM或EPROM作为样本，然后再大量复制，这一样本就是MASK ROM，而烧录在MASK ROM中的资料永远无法做修改。它的成本比较低。
2.PROM（Programmable ROM，可编程只读存储器）
这是一种可以用刻录机将资料写入的ROM内存，但只能写入一次，所以也被称为“一次可编程只读存储器”(One Time Progarmming ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)， 以实现对其“编程”的目的。

3.EPROM（Erasable Programmable，可擦可编程只读存储器）
这是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射它的IC卡上


存储器结构

存储器结构的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住， 以防止遭到阳光直射。
4.EEPROM（Electrically Erasable Programmable，电可擦可编程只读存储器）
功能与使用方式与EPROM一样，不同之处是清除数据的方式，它是以约20V的电压来进行清除的。另外它还可以用电信号进行数据写入。这类ROM内存多应用于即插即用（PnP）接口中。

5.Flash Memory（快闪存储器）
这是一种可以直接在主机板上修改内容而不需要将IC拔下的内存，当电源关掉后储存在里面的资料并不会流失掉，在写入资料时必须先将原本的资料清除掉，然后才能再写入新的资料，缺点为写入资料的速度太慢。

‘肆’ 什么是ARM体系结构

与x86相对，http://wenku..com/view/1a3c864033687e21af45a97e.html
体系结构包括内存控制器，cpu运算核心，甚至还有电路供电模块还有显示核心以及电源控制模块，决定了ARM如何工作，你无法单独拆出架构来分析，类似于联发科的ARM体系结构提供直接硬件解决方案，商家可以直接将其封装接显示屏构成产品，但是NVIDIA的ARM体系结构就麻烦很多了，在保留原有计算模块基础下自建内存控制器以及显示核心，但是架构的基础设计无法改变

‘伍’ ARM中内存是如何存放数据的

每条指令都按照规定的编码格式 arm是32位的，所以每条指令的格式如下：
[31:28] [24:21] [20]
指令执行条件编码 指令操作符编码 是否影响CPSR的值
[19:16] [15:12] [11:0]
第一个操作数寄存器编码 目标寄存器编码 第二个操作数

所以ARM的指令和数据不是存储在同一个单元的，是根据指令（在flash中）到对应的寄存器中读取该寄存器中的数据或地址的内容进行操作的。

‘陆’ arm处理器体系结构的特点有哪些

各ARM体系结构版本
ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。
为了清楚地表达每个ARM应用实例所使用的指令集，ARM公司定义了6种主要的ARM指令集体系结构版本，以版本号V1～V6表示
ARM版本Ⅰ： V1版架构
该版架构只在原型机ARM1出现过，只有26位的寻址空间，没有用于商业产品。
其基本性能有:
基本的数据处理指令（无乘法）；
基于字节、半字和字的Load/Store指令;
转移指令，包括子程序调用及链接指令；
供操作系统使用的软件中断指令SWI；
寻址空间：64MB（226）。
ARM版本Ⅱ： V2版架构
该版架构对V1版进行了扩展，例如ARM2和ARM3（V2a）架构。包含了对32位乘法指令和协处理器指令的支持。
版本2a是版本2的变种，ARM3芯片采用了版本2a，是第一片采用片上Cache的ARM处理器。同样为26位寻址空间，现在已经废弃不再使用。
V2版架构与版本V1相比，增加了以下功能：
乘法和乘加指令；
支持协处理器操作指令；
快速中断模式；
SWP/SWPB的最基本存储器与寄存器交换指令;
寻址空间：64MB。
ARM版本Ⅲ ： V3版架构
ARM作为独立的公司，在1990年设计的第一个微处理器采用的是版本3的ARM6。它作为IP核、独立的处理器、具有片上高速缓存、MMU和写缓冲的集成CPU。
变种版本有3G和3M。版本3G是不与版本2a向前兼容的版本3，版本3M引入了有符号和无符号数乘法和乘加指令，这些指令产生全部64位结果。
V3版架构（ 目前已废弃 ）对ARM体系结构作了较大的改动：
寻址空间增至32位（4GB）；
当前程序状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（Current Program Status Register）;
增加了程序状态保存寄存器SPSR（Saved Program Status Register）；
增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常。；
增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器；
增加了从异常处理返回的指令功能。
ARM版本Ⅳ ： V4版架构
V4版架构在V3版上作了进一步扩充，V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。
V4不再强制要求与26位地址空间兼容，而且还明确了哪些指令会引起未定义指令异常。
指令集中增加了以下功能：
符号化和非符号化半字及符号化字节的存/取指令；

‘柒’ ARM9结构与特点

以ARM9主流的内核ARM9E-S为例介绍ARM9处理器的主要结构及其特点：
(1)32bit定点RISC处理器，改进型ARM／Thumb代码交织，增强性乘法器设计。支持实时(real-time)调试；
(2)片内指令和数据SRAM，而且指令和数据的存储器容量可调；
(3)片内指令和数据高速缓冲器(cache)容量从4K字节到1M字节；
(4)设置保护单元(protcction unit)，非常适合嵌入式应用中对存储器进行分段和保护；
(5)采用AMBA AHB总线接口，为外设提供统一的地址和数据总线；
(6)支持外部协处理器，指令和数据总线有简单的握手信令支持；
(7)支持标准基本逻辑单元扫描测试方法学，而且支持BIST(built-in-self-test)；
(8)支持嵌入式跟踪宏单元，支持实时跟踪指令和数据ARM7内核是0.9MIPS/MHz的三级流水线和冯·诺伊曼结构;
以上这些ARM9的内核特性，广州致远的ARM9核心板上使用的i.MX28系列的处理器同样适用！

‘捌’ ARM 920T 体系结构 支持两种方法存储字数据，大端格式和小端格式。这里什么是大端和小端格式什么是字数

大端格式和小端格式是两种存储字数据的方法。具体讲是在ARM体系的嵌入式系统结构中存储器存放数据的两种叫法，在嵌入式体系结构中将存储器看作是从零地址开始的字节的线性组合。从第0~3字节放置第一个存储的字数据，从第4~7字节放置第二个存储的字数据，依次排序。作为32位的微处理器，ARM体系结构可支持最大寻址4GB（2^32字节）。
大端格式是指字数据的高字节放置在地地址中，而低字节数据放置在高地址中。
小端格式是指字数据的高字节放置在高地址中，而低字节数据放置在地地址中。
ARM中一个字数据是4个字节即32位的数据.。在存储器中每个地址存放一个字节。
例如：在内存中双字0x01020304(DWORD)的存储方式。 内存地址 4000 4001 4002 4003 小端格式是： 04 03 02 01 大端格式是： 01 02 03 04
微机原理讲的一般是8086/8088体系结构，x86系列的CPU都是小端格式的字节排序。

‘玖’ CPU cache知识 —— ARM架构cache结构和细节

cache如何寻址
处理器访问cache时，cache电路会将CPU地址进行解码，分成3个部分，分别是：

Data cache的组织方式以及各种的优缺点
处理器在进行存储器访问时，处理器访问的地址是虚拟地址，经过MMU的转换，得到物理地址。那么查询cache组是用虚拟地址还是物理地址的Index域呢?当找到cache组时，使用虚拟地址，还是物理地址的Tag域来匹配cache line呢？

说明：这里的V/P其实就是指上图中address中的Tag/Index/Line来自V(虚拟地址)还是P(物理地址)。

以VIPT方式cache工作流程举例说明
情形一：TLB hit并且cache hit

情形二：TLB hit并且cache miss

情形三：TLB miss并且cache hit

情形四：TLB miss并且cache miss

VIVT/VIPT/PIPT的优缺点分析

详细了解cache寻址： 虚拟索引物理标记(VIPT)缓存 - 芒果文档 (imangodoc.com)

‘拾’ ARM7, ARM9分别是什么体系结构

ARM9系列处理器是英国ARM公司设计的主流嵌入式处理器，主要包括ARM9TDMI和ARM9E-S等系列。本文主要介绍它们与ARM7TDMI的结构以及性能比较。
以手机应用为例，2G手机只需提供语音及简单的文字短信功能，而目前的2．5G和未来的3G手机除了提供这两项功能外，还必须提供各种其他的应用功能。主要包括：(1)无线网络设备：手机上网、电子邮件及其他定位服务等功能；(2)PDA功能：含有用户操作系统(Windows CE、Symbian OS、Linux等)及其他功能；(3)高性能功能：音频播放器、视频电话、手机游戏等。在2．5G和3G的应用中ARM9已经全面替代了ARM7。因为ARM9的新特性能够满足各种新需求的同时减少产品研发时间并降低研发费用。
新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高
ARM7处理器采用3级流水线，而ARM9采用5级流水线，如图1、2、3所示。增加的流水线设计提高了时钟频率和并行处理能力。5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。

2 指令周期的改进
指令周期的改进对于处理器性能的提高有很大的帮助。性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令
指令周期数的改进最明显的是loads指令和stores指令。从ARM7到ARM9这两条指令的执行时间减少了30％。指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。这叫作改进型哈佛结构。而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术
当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令
ARM9和ARM7的分枝指令周期是相同的。而且ARM9TDMI和ARM9E-S并没有对分枝指令进行预测处理。

3 ARM9结构及特点
以ARM9E-S为例介绍ARM9处理器的主要结构及其特点。其主要特点如下：
(1)32bit定点RISC处理器，改进型ARM／Thumb代码交织，增强性乘法器设计。支持实时(real-time)调试；
(2)片内指令和数据SRAM，而且指令和数据的存储器容量可调；
(3)片内指令和数据高速缓冲器(cache)容量从4K字节到1M字节；
(4)设置保护单元(protcction unit)，非常适合嵌入式应用中对存储器进行分段和保护；
(5)采用AMBA AHB总线接口，为外设提供统一的地址和数据总线；
(6)支持外部协处理器，指令和数据总线有简单的握手信令支持；
(7)支持标准基本逻辑单元扫描测试方法学，而且支持BIST(built-in-self-test)；
(8)支持嵌入式跟踪宏单元，支持实时跟踪指令和数据。

4 ARM9的典型应用
TI公司的OMAP730是最新的无线通信基带信号处理器。该处理器是TI的GPRS Class 12通信模块与专用于应用处理的ARM926通用处理器(GPP)的集成。由于GPP的速度可达200MHz，因此OMAP730具有两倍于上一代OMAP710处理器的应用处理性能。如同所有的OMAP处理器一样，OMAP730可支持领先的移动操作系统，其中包括Microsoft的智能电话与Pocket PC PhoneEdition、Svmbian OS与Series 60、Palm OS以及Linux。
TI OMAP730结构如图5所示。其中ARM926TEJ处理器的主要特性包括：(1)最高频率200MHz；(2)16KB指令高速缓存，8KB数据高速缓存；(3)硬件JAVA加速；(4)扩展多媒体指令集结构。
ARM微处理器是一种高性能、低功耗的32位微处器，它被广泛应用于嵌入式系统中。ARM9代表了ARM公司主流的处理器，已经在手持电话、机顶盒、数码像机、GPS、个人数字助理以及因特网设备等方面有了广泛的应用。
http://www.avrw.com/article/art_104_1103.htm