串口存储器

㈠ 电脑bios存储器是串口输入

1. 在BIOS设置中检查串口是否设置为“enabled”。使用SiO测试程序检查是否正常。

3. 检查串行设备是否正确连接。

4. 如果是串行鼠标，请检查内置触摸板是否在BIOS设置中关闭；检查串行鼠标是否在Windows 98或me的设备管理器中被识别；检查串行鼠标驱动程序是否安装正确。

5. 更换串行设备。

6. 检查主板上的南桥芯片有无虚焊和虚焊。

7. 装回主板。

㈡ 51单片机的串口通信中，SBUF存储器是多少位的 8位还是16位

SBUF 是8字节的，地址为99H。

㈢ 存储设备的管理网口，维护网口和串口之间功能的区别

管理网口：维护终端的网口通过网线连接存储设备的管理网口，建立管理通道，实现维护终端对存储设备的管理和维护。
维护网口：维护网口在用于管理维护功能时，仅限华为技术支持工程师在紧急情况下的特殊维护使用，且不能与管理网口接入同一网络，否则可能会导致网络回环，造成网络风暴。
请勿将管理网口和维护网口连接于同一个交换机
串口：维护终端的串口通过串口线缆连接存储设备的串口，现维护终端对存储设备的管理和维护。

㈣ 串行接口的EEPROM存储器、串行接口的Flash存储器、并行接口的Flash存储器的特点

串行EEPROM: 容量小，速度慢。有点可以对每一个字节单独修改，而且可不需要擦除指令。比如：AT24C系列。
串行flash：操作速度慢，数据不能单字节修改，如果修改的字节中有将位从0变为1，则在写入前需按页进行擦除再写入。当前页擦除前有用的数据需要备份。优点容量较大。
并行flash：使用8位或者16位数据总线，进行操作，操作速度较块，其他特点和串行flash相似。

㈤ 迪文T5L系列串口屏的片内FLASH存储空间如何布局利用

迪文T5L系列串口屏的片内FLASH存储空间大小一般采用16Mbytes和8Mbytes,以及部分用户为了降低成本的4Mbytes，16Mbytes Flash 存储器可以看作是分割成 64 个容量固定为 256KB 的子空间，可存放的文件 ID 号范围为 0-63（8Mbtes和4Mbytes的Flash存放文件ID号范围分别为0-31,0-15）。存储器根据储存的文件内容不同，主要分为两部分：

（1）4-12MB 的字库空间，可以保存 BIN、HZK、DZK 格式文件，文件 ID 范围 00~47。

（2）4-12MB 的图片空间，可以保存背景图片库 ICL 文件、图标库 ICL 文件存储空间，文件 ID 范围 16~63。

注意字库空间和图片空间有重叠部分，ID 命名时需注意避免冲突。迪文T5L系列串口屏的片内FLASH存储空间大小一般采用16Mbytes和8Mbytes,以及部分用户为了降低成本的4Mbytes，16Mbytes Flash 存储器可以看作是分割成 64 个容量固定为 256KB 的子空间，可存放的文件 ID 号范围为 0-63（8Mbtes和4Mbytes的Flash存放文件ID号范围分别为0-31,0-15）。存储器根据储存的文件内容不同，主要分为两部分：

（1）4-12MB 的字库空间，可以保存 BIN、HZK、DZK 格式文件，文件 ID 范围 00~47。

（2）4-12MB 的图片空间，可以保存背景图片库 ICL 文件、图标库 ICL 文件存储空间，文件 ID 范围 16~63。

注意字库空间和图片空间有重叠部分，ID 命名时需注意避免冲突。

㈥ 串口sram如何是用在单片机外扩ram资源上容量可以达到多大

外部sram是指连接在单片机外部的静态RAM(SRAM),外部SRAM存储器有不少种类，对于外部SRAM的选择是由应用需求的性质决定的，以下是几种外部SRAM的种类：

异步SRAM---由于其不依靠时钟，所以算是速度最慢的一种SRAM

同步SRAM---同步SRAM运行同步于一个时钟信号，速度比异步SRAM快，相对价格比较贵，

伪SRAM—反应时间短，伪SRAM 有传统SRAM的接口，同时需要一个专门的控制器才可以将其低反应时间的优势发挥出来

而如果需要串口SRAM,一般属于伪SRAM，封装SOP-8,八个引脚的设计可以满足大多数单片机的设计要求，功耗相对于同步异步SRAM高了一些，同样适用电池供电的的产品，容量方面的话，如VTI科技公司推出的VTI7064存储芯片容量可以在64Mbit。

㈦ 存储器的扩展方式哪三种

存储器的扩展方式有字扩展、位扩展、字位同时扩展。存储器芯片与单片机扩展连接具有共同的规律。即不论何种存储器芯片，其引脚都呈三总线结构，与单片机连接都是三总线对接。另外，电源线接电源线，地线接地线。

目前生产的存储器芯片容量有限，在字数或字长方面与实际存储器要求有所差距，所以要在字向与位向两方面进行扩充，才能满足实际存储器的要求。

cpu对存储器进行读写操作时，首先由地址总线给出地址信号，然后再发出有关进行读操作与写操作的控制信号，最后在数据总线上进行信息交换。

(7)串口存储器扩展阅读：

存储器的扩展技术：

总片数=总容量/(容量/片)。

例：存储器容量为8K×8b，若选用2114芯片(1K×4b)，则需要的芯片数为：(8K×8b)/(1K×4b)=16(片)。

（1）位扩展。

只在位数方向扩展(加大字长)，而芯片的字数和存储器的字数是一致的。即b前面不一样，K前面保持一样。

例：用64K×1b的SRAM芯片组成64K×8b的存储器，所需芯片数为：(64K×8b)/(64K×1b)=8(片)。

位扩展的关键就是将两个存储芯片当成一个存储芯片来用，让两个存储芯片同时工作，同时被选中，同时做读操作，同时做写操作，要想保证同时，就是把两个芯片的片选，用相同的信号进行连接。

（2）字扩展。

仅在字数方向扩展，而位数不变。即K前面不一样，b前面保持一样。

例：用16K×8b的SRAM组成以64K×8b的存储器，所需芯片数为：(64K×8b)/(16K×8b)=4(片)。

（3）字和位同时扩展。

参考资料来源：网络-位扩展

参考资料来源：网络-字扩展

㈧ 在FPGA内部做一个1k大小的存储器，串口首先通过计算机将1k数据送给FPGA，然后，FPGA再通过串口送给计算机

，供你参考吧。
1. 顶层程序与仿真
（1）顶层程序
--文件名：top.vhd。
--功能：顶层映射。
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity top is
Port (clk32mhz,reset,rxd,xmit_cmd_p_in:in std_logic; --总的输入输出信号的定义
rec_ready,txd_out,txd_done_out:out std_logic;
txdbuf_in:in std_logic_vector(7 downto 0); --待发送数据输入
rec_buf:out std_logic_vector(7 downto 0)); --接收数据缓冲
end top;
architecture Behavioral of top is

component reciever
Port (bclkr,resetr,rxdr:in std_logic;
r_ready:out std_logic;
rbuf:out std_logic_vector(7 downto 0));
end component;

component transfer
Port (bclkt,resett,xmit_cmd_p:in std_logic;
txdbuf:in std_logic_vector(7 downto 0);
txd:out std_logic;
txd_done:out std_logic);
end component;

component baud
Port (clk,resetb:in std_logic;
bclk:out std_logic);
end component;

signal b:std_logic;
begin
u1:baud port map(clk=>clk32mhz,resetb=>reset,bclk=>b); --顶层映射
u2:reciever port map(bclkr=>b,resetr=>reset,rxdr=>rxd,r_ready=>rec_ready,
rbuf=>rec_buf);
u3:transfer port map(bclkt=>b,resett=>reset,xmit_cmd_p=>xmit_cmd_p_in,
txdbuf=>txdbuf_in,txd=>txd_out,txd_done=>txd_done_out);
end Behavioral;
（2）程序仿真
仿真波形图如图8.8.5所示。

图8.8.5 仿真波形
2. 波特率发生器程序与仿真
（1）波特率发生器VHDL程序
--文件名：baud.vhd.
--功能：将外部输入的32MHz的信号分成频率为153600Hz的信号。
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity baud is
Port (clk,resetb:in std_logic;
bclk:out std_logic);
end baud;
architecture Behavioral of baud is
begin
process(clk,resetb)
variable cnt:integer;
begin
if resetb='1' then cnt:=0; bclk<='0'; --复位
elsif rising_edge(clk) then
if cnt>=208 then cnt:=0; bclk<='1'; --设置分频系数
else cnt:=cnt+1; bclk<='0';
end if;
end if;
end process;
end Behavioral;
（2）程序仿真
仿真波形如图8.8.6所示。

图8.8.6 波特率发生器的仿真波形
3. UART发送器程序与仿真
（1）UART发送器VHDL程序
--文件名：transfer.vhd。
--功能：UART发送器。
--说明：系统由五个状态（x_idle,x_start,x_wait,x_shift,x_stop）和一个进程构成。
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity transfer is
generic(framlent:integer:=8);
Port (bclkt,resett,xmit_cmd_p:in std_logic; --定义输入输出信号
txdbuf:in std_logic_vector(7 downto 0):="11001010";
txd:out std_logic;
txd_done:out std_logic);
end transfer;
architecture Behavioral of transfer is
type states is (x_idle,x_start,x_wait,x_shift,x_stop); --定义个子状态
signal state:states:=x_idle;
signal tcnt:integer:=0;
begin
process(bclkt,resett,xmit_cmd_p,txdbuf) --主控时序、组合进程
variable xcnt16:std_logic_vector(4 downto 0):="00000"; --定义中间变量
variable xbitcnt:integer:=0;
variable txds:std_logic;
begin
if resett='1' then state<=x_idle; txd_done<='0'; txds:='1'; --复位
elsif rising_edge(bclkt) then
case state is
when x_idle=> --状态1，等待数据帧发送命令
if xmit_cmd_p='1' then state<=x_start; txd_done<='0';
else state<=x_idle;
end if;
when x_start=> --状态2，发送信号至起始位
if xcnt16>="01111" then state<=x_wait; xcnt16:="00000";
else xcnt16:=xcnt16+1; txds:='0'; state<=x_start;
end if;
when x_wait=> --状态3，等待状态
if xcnt16>="01110" then
if xbitcnt=framlent then state<=x_stop; xbitcnt:=0;
else state<=x_shift;
end if;
xcnt16:="00000";
else xcnt16:=xcnt16+1; state<=x_wait;
end if;
when x_shift=>txds:=txdbuf(xbitcnt); xbitcnt:=xbitcnt+1; state<=x_wait; --状态4，将待发数据进行并串转换
when x_stop=> --状态5，停止位发送状态
if xcnt16>="01111" then
if xmit_cmd_p='0' then state<=x_idle; xcnt16:="00000";
else xcnt16:=xcnt16; state<=x_stop;
end if; txd_done<='1';
else xcnt16:=xcnt16+1; txds:='1'; state<=x_stop;
end if;
when others=>state<=x_idle;
end case;
end if;
txd<=txds;
end process;
end Behavioral;
UART发送器的仿真波形如图8.8.7所示。

图8.8.7 UART发送器的仿真波形
4. UART接收器程序与仿真
（1）UART接收器VHDL程序
--文件名：reciever.vhd。
--功能：UART接受器。
--说明：系统由五个状态（r_start,r_center,r_wait,r_sample,r_stop）和两个进程构成
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity reciever is
generic(framlenr:integer:=8);
Port (bclkr,resetr,rxdr:in std_logic; --定义输入输出信号
r_ready:out std_logic;
rbuf:out std_logic_vector(7 downto 0));
end reciever;
architecture Behavioral of reciever is
type states is (r_start,r_center,r_wait,r_sample,r_stop); --定义各子状态
signal state:states:=r_start;
signal rxd_sync:std_logic;
begin
pro1:process(rxdr)
begin
if rxdr='0' then rxd_sync<='0';
else rxd_sync<='1';
end if;
end process;

pro2:process(bclkr,resetr,rxd_sync) --主控时序、组合进程
variable count:std_logic_vector(3 downto 0); --定义中间变量
variable rcnt:integer:=0;
variable rbufs:std_logic_vector(7 downto 0);
begin
if resetr='1' then state<=r_start; count:="0000"; --复位
elsif rising_edge(bclkr) then
case state is
when r_start=> --状态1，等待起始位
if rxd_sync='0' then state<=r_center; r_ready<='0'; rcnt:=0;
else state<=r_start; r_ready<='0';
end if;
when r_center=> --状态2，求出每位的中点
if rxd_sync='0' then
if count="0100" then state<=r_wait; count:="0000";
else count:=count+1; state<=r_center;
end if;
else state<=r_start;
end if;
when r_wait=> --状态3，等待状态
if count>="1110" then
if rcnt=framlenr then state<=r_stop;
else state<=r_sample;
end if;
count:="0000";
else count:=count+1; state<=r_wait;
end if;
when r_sample=>rbufs(rcnt):=rxd_sync; rcnt:=rcnt+1;state<=r_wait;
--状态4，数据位采样检测
when r_stop=>r_ready<='1'; rbuf<=rbufs; state<=r_start; --状态4，输出帧接收完毕信号
when others=>state<=r_start;
end case;
end if;
end process;
end Behavioral;

㈨ 计算机串口与并口的区别、联系

串口，是串行传输接口
并口，是并行传输接口
串口与并口
最大的区别就是速度不一样，串口的快。
串口的硬盘连接线细，和小手指差不多宽，并口的连接线比较宽，和你三个手指并一起差不多宽。
串口一般用于接一些特殊的外接设备。比如通讯方面的设备。并口通常用于连接打印设备。串口比较小，有突出的针露在外面。并口一般比串口要大，通常是红色的，有两排小孔

串口形容一下就是 一条车道，而并口就是有8个车道
同一时刻能传送8位（一个字节）数据。

但是并不是并口快，由于8位通道之间的互相干扰。传输受速度就受到了限制。而且当传输出错时，要同时重新传8个位的数据。串口没有干扰，传输出错后重发一位就可以了。所以快比并口快。串口硬盘就是这样被人们重视的。

计算机上有串口和并口的地方应该有：硬盘、主板、还有打印机等。串口一般用于接一些特殊的外接设备。比如通讯方面的设备。并口通常用于连接打印设备。串口比较小，有突出的针露在外面。并口一般比串口要大，通常是红色的，有两排小孔

串口形容一下就是 一条车道，而并口就是有8个车道
同一时刻能传送8位（一个字节）数据。
但是并不是并口快，由于8位通道之间的互相干扰。传输受速度就受到了限制。而且当传输出错时，要同时重新传8个位的数据。串口没有干扰，传输出错后重发一位就可以了。所以快比并口快。串口硬盘就是这样被人们重视的。

串口和并口是连接外设的不同端口。这两种端口的外形、传输速度和可以连接的设备都有所不同。

串口传输是一位接一位的，象串起的珠子一样
并口是可以并发数据的可以同时传输多位。

现在有串行的硬盘SATA接口,是一样的道理，它之所以可以150MB/s的速度传输，得益于其串行的方式，并行的几路信号在比较高的频率下不能很好的解决他们之间的干扰，所以现在ATA 13MBb/s的并行硬盘已走到极限，取而代之的是STAT。另80 channel 的ATA100的并口硬盘数据线，其中有40根是地线，是用来防止并行信号之间的干扰的。

STAT那个速度标称的bit/s,实际就是150M/300M的速度
现在最快的单块硬盘的速度也不足100MB/s
常见的都在40-60MB/s的速度,
切记！！！接口不是瓶颈

《并口和串口有什么区别》

RS-232串行接口定义
计算机侧为25针公插:
设备侧为25针母插:
引脚定义
Pin Name ITU-T Dir Description
1 GND 101 Shield Ground
2 TXD 103 Transmit Data
3 RXD 104 Receive Data
4 RTS 105 Request to Send
5 CTS 106 Clear to Send
6 DSR 107 Data Set Ready
7 GND 102 System Ground
8 CD 109 Carrier Detect
9 - - RESERVED
10 - - RESERVED
11 STF 126 Select Transmit Channel
12 S.CD ? Secondary Carrier Detect
13 S.CTS ? Secondary Clear to Send
14 S.TXD ? Secondary Transmit Data
15 TCK 114 Transmission Signal Element Timing
16 S.RXD ? Secondary Receive Data
17 RCK 115 Receiver Signal Element Timing
18 LL 141 Local Loop Control
19 S.RTS ? Secondary Request to Send
20 DTR 108 Data Terminal Ready
21 RL 140 Remote Loop Control
22 RI 125 Ring Indicator
23 DSR 111 Data Signal Rate Selector
24 XCK 113 Transmit Signal Element Timing
25 TI 142 Test Indicator

PC/AT 机上的串行口是 9 针公插座，引脚定义为：

Pin Name Dir Description
1 CD Carrier Detect
2 RXD Receive Data
3 TXD Transmit Data
4 DTR Data Terminal Ready
5 GND System Ground
6 DSR Data Set Ready
7 RTS Request to Send
8 CTS Clear to Send
9 RI Ring Indicator

PC/XT 机上的串行口是 25 针公插座，引脚定义为：

Pin Name Dir Description
1 SHIELD - Shield Ground
2 TXD Transmit Data
3 RXD Receive Data
4 RTS Request to Send
5 CTS Clear to Send
6 DSR Data Set Ready
7 GND - System Ground
8 CD Carrier Detect
9 n/c -
10 n/c -
11 n/c -
12 n/c -
13 n/c -
14 n/c -
15 n/c -
16 n/c -
17 n/c -
18 n/c -
19 n/c -
20 DTR Data Terminal Ready
21 n/c -
22 RI Ring Indicator
23 n/c -
24 n/c -
25 n/c -

PC 并行接口定义
PC 并行接口外观是 25 针母插座：
Pin Name Dir Description
1 /STROBE Strobe
2 D0 Data Bit 0
3 D1 Data Bit 1
4 D2 Data Bit 2
5 D3 Data Bit 3
6 D4 Data Bit 4
7 D5 Data Bit 5
8 D6 Data Bit 6
9 D7 Data Bit 7
10 /ACK Acknowledge
11 BUSY Busy
12 PE Paper End
13 SEL Select
14 /AUTOFD Autofeed
15 /ERROR Error
16 /INIT Initialize
17 /SELIN Select In
18 GND Signal Ground
19 GND Signal Ground
20 GND Signal Ground
21 GND Signal Ground
22 GND Signal Ground
23 GND Signal Ground
24 GND Signal Ground
25 GND Signal Ground
http://www.jara.cn/bbs/detail.asp?id=332
---------------
什么是并口？就是电脑上专门用于连接打印机的插座，25根插针的大家伙。别看大，他的速度可让人不敢恭维，经过增强设计的并口传输速度"高达"115200bps 。
---------------
HP DeskJet 450CBI 使用的并口线是什么型号?
答：HP DeskJet 450CBI 使用的并口线型号是：C8231A。
--------------
并口针脚的定义是什么？
25针并口的针脚定义：
针脚 功能
1 选通 (STROBE低电平)
2 数据位0 (DATAO)
3 数据位1 (DATA1)
4 数据位2 (DATA2)
5 数据位3 (DATA3)
6 数据位4 (DATA4)
7 数据位5 (DATA5)
8 数据位6 (DATA6)
9 数据位7 (DATA7)
10 确认 (ACKNLG低电平)
11 忙 (BUSY)
12 却纸 (PE)
13 选择 (SLCT)
14 自动换行 (AUTO FEED低电平)
15 错误观点(ERROR低电平)
16 初始化成(INIT低电平)
17 选择输入 (SLCT IN低电平)
8-25 地线(GND)
(http://www.hotnb.com/dispbbs.asp?boardid=12&id=7091)
---------------
把并口设置为epp是什么意思？
目前主要有三种类型的并口：Normal、EPP、ECP。
其中Normal口又分为：4bit、8bit、半8bit等几类。总的来说，Normal是一种低速的并口模式，适合将结果输出送到打印机上。但是在两个PC并行口之间传送数据时，数椐传输速度就发生了变化，4bit口一次可以输出8bit数据，但是一次只能输入4bit数据（大约是40KB/s）。8bit和半8bit口—次可以输出和输入8bit（80kb/s或更多）。
EPP口（Enhanced-ParallelPort）：增强并行口。目的是在外部设备间进行双向通信。自1991年开始笔记本电脑率先配备有EPP口。
ECP口（Extended-CapabilitiesPort）：扩展并行口。它具步骤EPP一样高的速率和双向通信能力，但在多任务环境下，它能使用DMA（直接存储器访问）方式，所需缓冲区也不大。
目前主板都支持以上三类并口模式。
并行接口(Parallel Port/Interface)
-----
串口最慢，然后并口、USB11.1、USB2.0
最快串口一般默认速度是9600bps。
bps比特率表示(bit per second)
并口速度是115200bps
USB1.1速度为12Mbps
USB2.0速度为480Mbps
--------
有并口（也有称之为IEEE 1284，Centronics）
串口（也有称之为RS-232接口的）
-------
IEEE 1284 parallel interface standard
并行接口标准

IEEE 1284并行接口标准是用于将打印机或其它并行设备或设备接口连接于计算机的目前流行标准。所谓并行设备是指一次可以输送8位数据的设备。它的物理连接和过去的Centronics接口很象。然而Centronics接口仅仅允许数据在一个方向上传送，只准从计算机到外设备，而IEEE 1284标准支持双向数据传输。

在Centronics并行接口出现时，主要的外设是打印机，在此以后并行设备如光驱，磁带机层出不穷，它们都采用并行接口作为与计算机通信的接口。这些新设备的产生促使生产厂商改进Centronics并行接口。在1991年Lexmark公司，IBM公司和德州仪器共同讨论了一个标准支持在并行接口上的高速双向数据传输。它们的努力最终使IEEE 1284委员会得以产生，也使IEEE 1284标准在1994年得以发布。

IEEE 1284标准指出了五种操作模式，每种模式都提供单向（向外设和向主机）和双向的数据传输。兼容模式是原来的Centronics并行接口，主要用于点阵式打印机和老式的激光打印机，这种模式也可以用于针式打印机数据的双向传输。针式模式允许数据回送给计算机，回送的数据通过状态线将2个针的信息（也就是4位数据）在两个数据传输周期内回送给计算机。这种模式最适用于打印机。字节模式使用软件驱动程序使控制数据线（这根数据线与针式模式中的状态线功能一样，是将打印机数据回送给计算机的）的驱动器不可用。与针式模式不同的是，数据在传送回计算机时与计算机传送数据到外设的速率是相同的，不需要两个数据传送周期，而只需要一个数据传送周期。ECP（Enhanced Capability Port mode，增强端口）模式是为使用打印机和扫描仪而提供的高级接口。它允许对图象数据进行压缩，支持FIFO队列传送，它是高速的双向传输接口，它的传输速度可达每秒4M，ECP模式的一个重要特点是通道编址，通过编址可以使计算机同时使用多个外设。假设打印机和调制解调器同时要使用传送线路，可以通过ECP模式指定一个新的通道，使它们两个同时进行工作。EPP（Enhanced Parallel Port mode，增强并行口模式）是由Intel，Xircom和Zenith Data公司设计用于高性能并行接口的，这种接口可以和标准的接口共同工作。EPP模式也被作为IEEE 1284标准的一部分。EPP模式使用数据传送周期在计算机和外设间传送数据，它可以双向传送数据，EPP模式使用寻址周期指定地址，通道或发送命令。这就使得信息的传送速度可达每秒500K到2M，具体的传送速率要根据那个速度比较慢的接口而定。EPP模式适用于网络适配器，活动硬盘和其它高速设备使用。计算机在使用端口前必须决定使用哪一种模式，这要根据与之相连的外设的物理特性决定。通过在接口上和外设交换信息，老设备不会在接口上应答，因此老设备只能在原来的模式上运行，而新设备因为可以在接口上进行应答，因此可以被设备为速度更快的模式。
---------
什么是Centronics接口？
答：Centronics是用于连接打印机的并行接口，是一种用三线信号交互的8位并行接口。这种接口不支持外围设备选址，因此在输出端只能接一个设备。
Centronics 并行接口使用了36管脚的Amphenol57系列的接头，最大接线距离一般不大于5m, 而且数据只能单向传送。
PC机为使并行接口与RS-232使用同一种接头DB-25，把36脚的Centronics 接头改成了只有25脚的接头。因此，PC机与打印机连接是由一根25芯到36芯转换电缆完成的
------
LPT是并行通讯接口。目前微型计算机上常用的并行接口标准是Centronics接口，该接口使用36个引脚的Amphenol57系列接头，但在计算机LPT端口则使用的是25个引脚的DB－25接头，将原来的36根线号线省去了很多电源及接地线，减少到25根。

㈩ 什么是USART串口

USART串口，就是通用的、既支持同步也支持异步的接收、发送电子“模块”。在芯片内部，与SPI、I2C一起构成单片机的总线“枝干”，对于串口，就是指串行通信的接口。
呵呵，这个么简单的问题，也不知道你想知道什么