fifo缓存管理的功能
A. 存储器的主要功能是什么为什么要把存储系统分成若干个不同层次
一、存储器的主要功能：
1、随机存取存储器（RAM）。
2、只读存储器（ROM）。
3、闪存（Flash Memory）。
4、先进先出存储器（FIFO）。
5、先进后出存储器（FILO）。
二、存储器分为若干个层次主要原因：
1、合理解决速度与成本的矛盾，以得到较高的性能价格比。
磁盘存储器价格较便宜，可以把容量做得很大，但存取速度较慢，因此用作存取次数较少，且需存放大量程序、原始数据（许多程序和数据是暂时不参加运算的）和运行结果的外存储器。
2、使用磁盘作为外存，不仅价格便宜，可以把存储容量做得很大，而且在断电时它所存放的信息也不丢失，可以长久保存，且复制、携带都很方便。
(1)fifo缓存管理的功能扩展阅读：
存储器可做处理器，未来装置有望更加轻薄短小：
有一群跨国研究团队做了实验，并真的成功运用存储器执行一般电脑芯片的运算任务，倘若技术成熟，将有望使手机与电脑等装置更加轻薄。
新加坡南洋理工大学、德国亚琛阿亨工业大学和欧洲最大的跨学科研究中心德国尤利希研究中心组成的研究团队发现，在调整演算法后，存储器能如英特尔、高通等传统处理器一般，进行运算处理。
目前市面上的装置或电脑都是透过CPU从存储器提取资讯进行运算处理，以二进制0跟1来实现指令，如字母A是用“01000001”这样8位元的形式来处理或纪录。而存储器ReRAM透过不同电阻态代表0或1的数据状态储存资讯，其实还可实现更高基数的数据状态记录。
研究团队就将ReRAM原型（prototype）调整为0、1、2的三进制，透过这样的高基数运算系统可加速运算任务，并于存储器就可进行逻辑运算。也节省了处理器与存储器间数据传输的时间与功耗的消耗。
研究参与人之一、南洋理工大学资讯工程学系助理教授Chattopadhyay解释，这就像一段很长的会话却只用一个极小的翻译器来转换，是一段耗时且费力的过程，团队所做的就是增加这个小型翻译器的处理容量，使其能更有效的处理数据。
B. FIFO 控制器 的作用是什么
IFO 是先入先出存储器的缩写，FIFO 控制器在数字系统中被大量使用，可以作为数据缓存
使用。时钟同步的FIFO 控制器接口如下图所示，主要接口信号定义如下：
RST_N：异步复位信号，当RST_N 为低电平时，FULL 输出‘0’，EMPTY 信号输出‘1’
电平，FIFO 指针指向0，FIFO 被清空；
CLK：时钟信号，输出信号与CLK 信号同步；
DATAIN：数据输入信号，8 位总线；
RD：读有效信号，高电平有效，当RD 位高时，在时钟信号CLK 的上升沿，DATAOUT 输
出一个8 位的有效数据；
WR：写有效信号，当WR 为高电平时，在CLK 的上升沿，从DATAIN 信号向存储器写入
一个8 位的有效数据；
DATAOUT：数据输出信号，8 位总线，在CLK 的上升沿，当RD 为高电平时，从FIFO 中
输出一个8 位的数据；
FULL：存储器写满标志信号，高电平时表示存储器中的数据已经写满；
EMPTY：存储器读空标志信号，高电平时表示存储器中的数据已经被读空了。
要求：用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY
有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也
不再向存储单元中写入数据(写指针WP 不再移动)。
存储单元使用一个二维数组来建模。注意存储单元的地址在读或者写到最高地址时要能回到
最低值。
写出合适的testbench 来测试所写的Verilog 代码，检验其正确性。
mole fifo_mem(data,clk,rstN,wrN,rdN,empty,full);
inout [7:0] data;
input clk,rstN,wrN,rdN;
output empty,full;
reg [4:0] _cntr,rd_cntr;
wire [3:0] add;
ram16X8 ram(.data(data),.addr(addr),.wrN(wrN),.oe(wrN));
always @(posedge clk or negedge rstN)
if(!rstN) wr_cntr<=0;
else if (!wrN) wr_cntr<=wr_cntr+1;
always @ (posedge clk or negedge rstN)
if(!rstN) rd_cntr<=0;
else if(!rdN) rd_cntr<=rd_cntr+1;
assign addr=wrN?rd_cntr [3:0]: wr_cntr [3:0];
assign empty=(wr_cntr [3:0] == rd_cntr [3:0])&&!(wr_cntr[4]^rd_cntr[4]);
assign full=(wr_cntr [3:0] ==rd_cntr [3:0])&&(wr_cntr[4]^rd_cntr[4]);
endmole
C. fifo管理是指什么
希望我的回到能帮到你。
D. FIFO写满之后继续写数据，新数据会覆盖原来的数据吗，还是说新数据根本写不进去直接溢出
读不进去，新数据丢失。
手机的磁盘管理，逻辑关系跟随了电脑的硬盘管理模式。删除某个文件，只是删除了文件的路径，原来存储的数据还原样不动的。
如果是同步fifo深度设置成128，存100个以后再开始读，永远不可能出现空满。因为写入和读取的速度是一样的。两边时钟也一样，位宽也一样怎么可能出现空满。
(4)fifo缓存管理的功能扩展阅读：
FIFO存储器是系统的缓冲环节，如果没有FIFO存储器，整个系统就不可能正常工作，它主要有几方面的功能：
1、对连续的数据流进行缓存，防止在进机和存储操作时丢失数据；
2、数据集中起来进行进机和存储，可避免频繁的总线操作，减轻CPU的负担；
3、允许系统进行DMA操作，提高数据的传输速度。这是至关重要的一点，如果不采用DMA操作，数据传输将达不到传输要求，而且大大增加CPU的负担，无法同时完成数据的存储工作。
E. 高速缓冲存储器的作用是什么
高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。
根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。
所以中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显着提高。
(5)fifo缓存管理的功能扩展阅读：
提高高速缓冲存储器读取命中率的算法：
1、随机法：随机替换算法就是用随机数发生器产生一个要替换的块号，将该块替换出去，此算法简单、易于实现，而且它不考虑Cache块过去、现在及将来的使用情况，但是没有利用上层存储器使用的“历史信息”、没有根据访存的局部性原理。
2、先进先出法：先进先出算法就是将最先进入Cache的信息块替换出去。FIFO算法按调入Cache的先后决定淘汰的顺序，选择最早调入Cache的字块进行替换，它不需要记录各字块的使用情况，比较容易实现，系统开销小。
3、近期最少使用法：近期最少使用（Least Recently Used，LRU）算法。这种方法是将近期最少使用的Cache中的信息块替换出去。该算法较先进先出算法要好一些。但此法也不能保证过去不常用将来也不常用。