makefilec语言

‘壹’ c语言 makefile

只要读取fun1的内容是什么意思？

‘贰’ makefile 文件介绍

makefile文件主要有以下五种组成部分。显式规则:显式规则说明了生成一个或多个目标文件的方法和步骤。这是在编写makefile文件时明显指出的，包括要生成的文件、生成文件的依赖文件以及生成的命令等。隐式规则:由于make工具有自动推导的功能，所以在编写makefile文件的时候可以利用该规则，简略地书写makefile。再由 make 工具本身自动推导需要使用的规则。变量的定义: make工具支持变量的定义，这些变量往往都是字符串，因此makefile中的变量更像是C语言中的宏。当makefile被执行时，其中的变量都会被展开到相应的引用位置上。
文件指示:其包括三个部分，一个是在一个makefile中引用另一个makefile，就像C语言中的include一样。另一个是指根据某些情况指定makefile中的有效部分，就像C语言中的预编译tlif一样。还有就是定义一个多行的命令。
注释: makefile 中支持行注释，这一点需要特别注意。makefile 中的注释和 shell脚本一样，其注释是用“#”字符。如果需要在 makefile中使用“#”字符，可以用‘\’对其进行转义。例如，“\#”表示一个‘#’字符。makefile文件的文件名最好命名为makefile或者Makefile。因为在默认的情况下，make命令会在当前目录下按顺序找寻这两个文件进行解释。用户也可以为makefile文件自定义一个文件名，例如，Make.makefile，Make.admin等。

‘叁’ [linux]编写一个简单的C语言程序，编写Makefile文件。

八 环境变量
8.1 查看环境变量
$ env  显示所有的环境变量设置
$ echo $ENV_VARIABLE  显示指定环境变量的设置
例：
$ echo $PATH
/bin:/etc:/usr/bin:/tcb/bin

8.2 设定环境变量
$ ENV_VARIABLE=XXX;export ENV_VARIABLE
例：
$ PATH=$PATH:$INFORMIXDIR/bin;export PATH  将环境变量PATH设定为原PATH值+$INFORMIXDIR/bin

8.3 取消环境变量设置
$ unset $ENV_VARIABLE
例：
$ set GZJ=gzj;export GZJ  设置环境变量GZJ
$ echo $GZJ
gzj  显示环境变量值
$ unset $GZJ  取消环境变量GZJ的设置
$ echo $GZJ
 已取消

一 makefile规则
makefile是一个make的规则描述脚本文件，包括四种类型行：目标行、命令行、宏定义行和make伪指令行（如“include”）。makefile文件中注释以“#”开头。当一行写不下时，可以用续行符“\”转入下一行。
1.1 目标行
目标行告诉make建立什么。它由一个目标名表后面跟冒号“:”，再跟一个依赖性表组成。
例：
example: depfile deptarget
该目标行指出目标example与depfile和deptarget有依赖关系，如果depfile或deptarget有修改，则重新生成目标。
example1 example2 example3: deptarget1 deptarget2 depfile
该目标行指出目标名表中的example1、example2、example3这三个各自独立的目标是用相同的依赖列表和规则生成的。
clean:
空的依赖列表说明目标clean没有其他依赖关系。

目标行后续的以Tab 开始的行是指出目标的生成规则，该Tab字符不能以空格代替。例如：
example.o:example.c example.h
cc –c example.c
该例子指出目标example.o依赖于example.c和example.h。如果example.c或example.h其中之一改变了，就需要执行命令cc –c example.c重新生成目标example.o。
可以用文件名模式匹配来自动为目标生成依赖表，如：
prog: *.c

以下是一个简单的makefile的例子：

图 1 最简单的makefile例
make使用makefile文件时，从第一个目标开始扫描。上例中的第一个目标为all，所以目标clean不会自动被执行，可以通过命令make clean来生成目标。

1.2 命令行
命令行用来定义生成目标的动作。
在目标行中分号“;”后面的文件都认为是一个命令，或者一行以Tab制表符开始的也是命令。
如在上面的makefile例中，第三行以Tab字符开始的cc命令即是一个命令行，说明要生成hello应执行的命令。也可以写成：hello:hello.o;cc –c hello –L…
一般情况下，命令行的命令会在标准输出中回显出来，如对上面的makefile执行make时，标准输出如下：
cc -c hello.c
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -c hello1.c
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
如果不希望命令本身回显，可在命令前加@字符，如在上例中不希望回显cc –c hello.c和cc –c hello1.c，可修改makefile文件如下：

图 2 抑制回显的makefile例
对该makefile文件执行make时，标准输出如下：
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
可以看出，命令行前有@字符的不回显。

1.3 宏定义行
在makefile中，可以使用宏定义减少用户的输入，例如上例中对hello和hello1的编译选项均为“-L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11”，此时可以用宏来代替，如：
图 3 使用宏定义的makefile例
宏定义的基本语法是：
name=value
在定义宏时，次序不重要。宏不需要在使用前定义。如果一个宏定义多次，则使用最后一次的定义值。
可以使用“$”字符和“()”或“{}”来引用宏，例如：
cc –o hello.o $(CCFLAGS) hello.o
也可以将一个宏赋值给另一个宏，但这样的定义不能循环嵌套，如：
A=value1
B=value2
C=$(A) $(B)等价于C=value1 value2

1.4 伪指令
makefile大部分由宏定义行、命令行和目标行组成。第四种类型是make伪指令行。make伪指令没有标准化，不同的make可能支持不同的伪指令集，使得makefile有一定的不兼容性。如果要考虑移植性问题，则要避免使用make伪指令。但有一些伪指令，如include，由于使用比较多，很多不同make都提供该伪指令。
1.4.1 伪指令include
该伪指令类似C语言中的#include，它允许一次编写常用的定义并包括它。include伪指令必须在一行中，第一个元素必须是include，并且跟一个要包含的文件名，如：
include default.mk

1.4.2 伪指令“#”
“#”字符也是make的伪指令，它指出“#”后面的文件是注释，如：
PROGNAME=test # define macro
#don't modify this

二 后缀规则
2.1 双后缀规则
在前面的makefile例中有许多重复内容，例如，生成hello和hello1的命令类似，生成hello.o和hello1.o的命令也类似，除了编译或链接的文件不一样外，其它均相同，这时，我们就可以使用后缀规则。首先看一个双后缀的例子：
图 4 使用双后缀规则的makefile例
后缀规则使用特殊的目标名“.SUFFIXES”。
第一行中.SUFFIXES的依赖表为空，用来清除原有的后缀规则，因为.SUFFIXES可以在makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中。
第二行中指定后缀规则为“.c .o”，即表示将所有的.c文件转换为.o文件。
第三行指定将.c文件转换成.o文件的方法。$(CC)为make的预定义宏，其默认值为cc，$<为特殊的宏，代替当前的源文件，即所有要编译的.c文件。
第六行指定目标hello和hello1的生成方法。$@为特殊的宏，代替当前的目标名，即hello和hello1，[email protected]即为hello.o和hello1.o。

上例介绍的是双后缀规则，即它包含两个后缀，如.c.o，用来把一个C源文件编译为目标文件。双后缀规则描述如何由第一个后缀类型的文件生成第二个后缀类型的文件，例如：.c.o规则描述如何由.c文件生成.o文件。

2.2 单后缀规则
单后缀规则描述了怎样由指定后缀的文件生成由它基名为名字的文件。例如使用单后缀规则.c，可以由hello.c和hello1.c生成hello和hello1文件。例如将前面的makefile改为：
图 5 使用单后缀规则的makefile例
由于.c后缀规则为make标准后缀规则，make为其指定了相应的命令行，所以在makefile中可以不用再指定其目标生成的具体命令行。

下表是make提供的标准后缀规则。
表 1 make标准后缀规则
后缀规则 命令行
.c $(LINK.c) –o $@ $< $(LDLIBS)
.c.ln $(LINK.c) $(POUTPUT OPTPUT OPTION) –i $<
.c.o $(COMPILE.c) $(OUTPUT OPTION) $<
.c.a $(COMPILE.c) –o $% $<
$(AR) $(ARFLAGS) $@ $%
$(RM) $%

三 特殊目标
在后缀规则中使用了特殊目标.SUFFIXES，用来指定新增的后缀规则。make还提供了几个特殊目标来设置make的行为，下面为一些特殊的目标：
 .IGNORE
make在执行命令行时，如果返回的是错误码，make的缺省动作是停止并退出。增加该目标后，make将忽略命令行返回的错误码，并继续执行后续的操作。

 .SILENT
前面已经介绍过，make在执行命令行时会回显命令行内容，在命令行前增加“@”字符将抑制该命令行的回显。
如果增加该目标，所有的命令行不再回显，相当于在每个命令行前均增加了“@”字符。

 .PRECIOUS
当收到一个信号或从shell命令返回非零的错误码时，make删除它所有已建立的文件。但有些文件即使出了错误，用户也不想让make删除，这些文件可以作为.PRECIOUS目标的参数。它可以在一个makefile中出现多次，每一次都累积文件列表。

 .SUFFIXES
它为makefile指定新的后缀规则，新的后缀规则作为.SUFFIXES的依赖表给出。.SUFFIXES可以在一个makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中，如果.SUFFIXES的依赖表为空，则设置后缀规则表为空。

四 特殊的宏
为简单使用规则，make提供了几个特殊的宏：
 $@
整个当前目标名的值可以由宏“$@”来代替。

 $<
当前的源文件由“$<”来代替。例如，在前面的例子中用到了$(CC) –c $<，其中的“$<”是所有要编译的.c文件。宏“$<”仅在后缀规则或.DEFAULT中有效。

 $*
当前目标的基名由宏“$*”来代替。例如目标的名字是hello.o，则基名就是除去了后缀.o的hello。

以上介绍的特殊宏使用了make自身的规则，用户不可以改变。下表介绍了C中预定义的宏。
用途 宏 默认值
库文档汇编命令 AR ar
ARFLAGS rv
AS as
ASFLAGS
COMPILE.s $(AS) $(ASFLAGS) $(TARGET ARCH)
C编译器命令 CC cc
CFLAGS
CPPFLAGS
COMPILE.c $(CC) $(CFLAGS) $(CPPFLAGS) $(TARGET ARCH) –c
LINK.c $(CC) $(CFLAGS) $(CPPFLAGS) $(LDFLAGS) $(TARGET ARCH)
链接编辑器命令 LD ld
LDFLAGS
rm命令 RM rm
后缀列表 SUFFIXES .o .c .c~ .s .s~ .S .S~ .ln .f .f~ .F .F~ .l .mod .mod~ .sym
.def .def~ .p .p~ .r .r~ .y .y~ .h .h~ .sh .sh~ .cps .cps~

五 makefile的应用
当调用make时，它在当前目录下搜索文件名是“makefile”或“Makefile”的文件，并执行。
如果不想使用上述缺省文件，可以使用命令行中的“-f”来指定文件，如将编写的makefile命名为mklib，则指定为“make –f mklib”。

‘肆’ c语言 怎么makefile

my_run_filename: main.o set1.o set2.o set3.o
gcc -o my_run_filename main.o set1.o set2.o set3.o
main.o: main.c
gcc -c main.c
set1.o: set1.c
gcc - c set1.c
set2.o: set2.c
gcc -c set2.c
set3.o:set3.c
gcc -c set3.c
虽然我以前也使用过 make 命令对 makefile 文件进行多个源文件进行编译、链接，但是由于我已经很多年不编写 C 语言程序了，所以也不敢说我写的就完全正确。但是该 makefile的基本思路我可以给你解释一下：
my_run_filename: main.o set1.o set2.o set3.o
gcc -o my_run_filename main.o set1.o set2.o set3.o
my_run_filename 是最终生成的可执行程序名，它依赖于四个中间文件（以 *.o 为结尾）：main.o set1.o set2.o set3.o
生成该最终可执行的程序名的命令是：gcc -o my_run_filename main.o set1.o set2.o set3.o
main.o: main.c
gcc -c main.c
main.o 这个中间文件依赖于 main.c 源程序，其中：gcc -c main.c 代表只编译、不链接。
gcc 的 -c 选项表示只产生 main.o 文件，等待所有模块单独编译通过了之后，再和别的一起进行链接。
其它 set1、set2、set3 同理。
虽然我知道 makefile 的大致思路，但是给我印象最深的就是：make 工具 对 makefile 文本文件的书写规则是相当苛刻的，你可能还需要花费较多的时间进行 make 调试。

‘伍’ 利用makefile实现c语言项目编译

本周操作系统课的实验是用c语言实现10个进程调度算法。这个项目中有多个.h头文件和.c源文件，利用makefile可以很轻松地找到所有项目文件之间的关系并实现编译。

虽然makefile的基本框架学校已经提供的，但身为c语言小白，连如何利用make指令来使用这份makefile都不知道，更别说要往这里面增加自己添加的文件。就记录下这篇笔记给自己以及需要的朋友参考。

先贴上这份makefile，注释是自己后来添加的：

在终端进入makefile所在的目录，使用make，就可以使用我们在makefile中申明的指令，如debug、run和clean。

http://www.ruanyifeng.com/blog/2015/02/make.html

https://blog.csdn.net/zhaocuit/article/details/74782789

‘陆’ C语言 makefile问题

不知道你的代码究竟是怎么写的，只好按照我自己的理解回答了，如果有疑问可以继续追问

一个工程有多个文件并不是说只要你把文件都建立好了（就像是用VC时候，新建一个工程，然后给工程新建一些文件），然后它们之间就自动有了逻辑上的联系，要通过代码告知程序它们之间怎么联系
一种方法是要完成一个大的项目时常用的
如果main.c中要使用sum.c和add.c中写的函数，可以另外建sum.h和add.h，在sum.h中使用extern声明sum.c中编写的函数，add.h中使用extern声明add.c中编写的函数，在main.c中加上#include "sum.h" #include "add.h” 。
(关于extern：在一个文件中定义了一个函数，这个函数没有用static修饰，也就是说可以被其它文件中的函数调用，这个时候在其他文件里需要使用这个函数的时候就需要用extern修饰)
（关于statci：在一个文件中用static声明的函数和变量只能在本文件中使用，不能被其它文件使用）
这种方式需要需要稍微修改一下
sum.o:sum.c sum.h
gcc sum.c -c
add.o:add.c add.h
gcc add.c -c
main.o:main.c sum.h add.h //main.c包含了sum.h和add.h
gcc main.c -c

另一种就直接在main.c中用extern声明sum.c和add.c中的函数。
你的Makefile如果是这种情况就应该可以使用了

如果工程比较大的话推荐用第一种

‘柒’ 编写一个简单的 makefile 文件

makefile文件里面主要有三种内容：


1.变量声明：
变量声明就是一种基本的严格字符替换的操作。
比如在前面声明了：objects=program.o foo.o utils.o
那么在后面出现的所有$(objects)或者${objects}都会被自动替换成上面的那个字符序列，而且是严格替换，即不带空格的。

2.映射法则

3.命令：
映射法则和命令通常都是联合起来组成这样的结构形式：
target... : prerequisites..
command

可以简单地理解为通过prerequisites，也就是先决的依赖文件，采取后面描述的相应的命令（这里的命令都是linux里的shell命令）command之后（一般是）生成了文件target。命令的前面都要按以下tab建留一段空白来表示它是命令。
有的target后面并没有先决条件，也就是后面的命令是无条件执行的。

makefile 文件c语言程序：
#include <linux/init.h>
#include <linux/mole.h>
MODULE_LICENSE("Dual BSD/GPL");

static int hello_init(void)
{
printk(KERN_ALERT "Hello, world\n");
return 0;
}
static void hello_exit(void)
{

printk(KERN_ALERT "Goodbye, cruel world\n");
}

mole_init(hello_init);
mole_exit(hello_exit);

makefile：
# If KERNELRELEASE is defined, we've been invoked from the
# kernel build system and can use its language.
ifneq ($(KERNELRELEASE),)

obj-m := hello.o
# Otherwise we were called directly from the command
# line; invoke the kernel build system.
else

KERNELDIR ?= /lib/moles/$(shell uname -r)/build
PWD := $(shell pwd)
default:
$(MAKE) -C $(KERNELDIR) M=$(PWD) moles

endif

‘捌’ C语言Makefile调用其他makefile问题

方法有很多
最简单的，就是在home的makefile里面编译一个目标时，执行操作加一句
make -C /home/temp
-C是切换到指定目录去运行make，后面可以是绝对路径，也可以是相对路径