锁相算法

‘壹’ 锁相环的有点与缺点有哪些啊

概述： 小数分频 锁相环面世已有多年，但至今仍然有人不大清楚这种电路的特性。很多人以为小数分频 锁相环与整数分频锁相环采用完全不同的设计方程式及模拟测试技术。其实，以背后的概念及所采用的方程式为例来说，小数分频 锁相环与整数分频锁相环基本上没有分别。但两者的性能则不同，原因是分数可以计算在内，这样会令N值变得更小。选用小数分频 锁相环架构的最主要原因也是基于这个N值较小的缘故，而且理论上N值越小，相位噪声方面的表现会更为理想。 我们将会在今次的在线研讨会上解释清楚一些有关小数分频锁相环的错误观念，也会就有关小数分频锁相环与整数分频锁相环之间的优缺点作一简单的比较，最后我们会介绍小数分频锁相环的设计窍门以及设计时必须考虑的因素。 摘要：主要探讨基于FSK制式的主叫号码来电显示的几种解码方式，详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式，给出相应理论依据和实验数据，最后分析各种解码方式的优缺点。 关键词：来电显示；FSK；HT9032；74HC9046；BF535 1 引言 主叫号码识别(俗称来电显示)已成为电话通信的一项重要功能，在许多CTI呼叫中心和交换机中也是不可缺少的。全世界的来电显示主要分为4大类：Bellcore FsK主要是中国、美国、加拿大使用；ETSI FSK主要是欧洲及我国台湾地区使用：JT FSK主要是日本使用：DTMF主要是我国台湾和印度地区。本文主要讨论FSK制式来电显示的解码方式，详细介绍基于专用电路、锁相解调和基于DSP的3种解调方式。 2 专用电路解调 主流的来话显示电路有Mitel公司的MT88E39、MT88E43、MT88E45等：Holtek公司的HT9032；NPC公司的SM8332；Freescale公司的MCl45447；EMC公司的EM92547A。笔者以HT9032为例介绍FSK解码方式，着眼于Type I或On-hook caller ID应用，符合Bell 202及V.23规范。HT9032将FSK解调器包含在一个电路中，引脚及功能与Freescale公司的MCl45447及EMC公司的EM92547A相兼容。 该电路硬件主要由HT9032与Atmel的Mega8型单片机组成，HT9032解调出的FSK基带信号送入单片机的捕获中断，信号码率为1200b/s，所以Mega8设定1.2 kHz时钟频率对信号进行采样判决。由于采样周期不可能是理想的1200 Hz，会使采样位置渐渐偏离码元中心，造成判决错误，所以每次下降沿捕获中断产生后，单片机记数时钟重新复位，矫正其采样相位。然后延时0.4 ms(2.4kHz)，取码元中点，并开始按1.2 kHz速率采样，由此得到0、1比特流，将其按10bit合成字节信息，每个字节起始位是1，结束位为0，中间8位为信息。最后根据主叫识别的单数据消息格式提取所需的消息字，得到来电日期与来电号码。 主叫识别信息数据的格式有二种：单数据消息格式(SDMF)和复合数据消息格式(MDMF)，前者结构简单，也比较常用。 信道占用信号：由一组300个连续的“O”和“l”(二进制位)交替组成，第一个比特为“0”，最后一个为“1”。在通话状态下，信道占用信号不发送，接收端只在正确收到这个信号后才认为后面紧跟的为有效信号。 标志信号：由180个(挂机状态下)或80个(通话状态下)标志位(逻辑”1”)组成，即持续的高电平。 消息类型字：单数据格式情况下为“04H”，表示为主叫号码传送信息。 消息长度字：占一个字节，为消息字的数目。 消息内容：单数据消息格式消息字内容如下：日期，时间(月，日，时，分)，共8个字节；主叫号码(如果允许显示)；如果不允许显示主叫号码，将传送字符“P”；当终端交换机无法得到主机号码时，将传送字符“0”。 校验和：校验字的算法是将消息数据(即单数据格式的消息类型字、消息长度字和消息数据字)按256的模求和取补来得到校验字。 根据单数据消息格式分析后得到来电显示的时间为：08月14日13时47分，来电号码为：13386198301，校验位：0x12。所有数据(包括校验位)和按256的模求和为00，证明收到的数据完全正确。 3 锁相环解调 锁相环主要包括鉴相器、环路滤波器和压控振荡器。鉴相器可分为数字鉴相器与模拟鉴相器，数字鉴相器一般由异或门或边沿触发器组成，模拟鉴相器由乘法器组成，环路滤波器一般选用比例积分滤波电路。 α(nT)为调制的数字信号，△ω为FSK信号频偏，设锁相环的带宽足够宽，环路锁定，则VCO输出信号频率与输入信号频率一致，也是调频波，如果鉴相器采用正弦鉴相器,VCO输出的电压为 φe为稳态相差，为一常数，一般小于90°，反比于环路增益，由式(2)可得VCO输出频率为 压控振荡器输出频率与控制电压关系为：ω=ωc+AoVc，与(3)式相比可得 由此可知压控振荡器的控制电压与FSK的调制信号成正比，在实际电路中，只要加一些整形比较电路就可将其恢复为数字信号，完成FSK的解调。 PCI、PC2分别是门鉴相器和边沿触发鉴相器，这里选用PCI输出，环路滤波器选用无源比例积分滤波器，根据FSK制式来电显示信号的特点，设定74HC9046的参数如下，中心频率fc=1.7 kHz，跟踪带宽为2fL=1.5 kHz，环路滤波器带宽为l kHz，R1=10 kHz，C1=O.3μF，R2=∞(具体计算可参考74HC9046的数据手册)，由于一般电容器的误差比较大，所以R1要根据实际情况微调才能保证环路能跟踪FSK信号。 输入信号用信号源来代替，其中心频率为1.7kHz。频偏正负0.5 kHz，调制速率1.2 kb/s。 由于采用数字锁相环，输入信号必须为TTL，所以要对输入信号进行放大限幅，限幅后的信号与锁相输出信号频率一致，但存在少许的相位差即稳态相差。当锁相环进入锁定状态后，其VCO的电压与基带信号一致，由于FSK制式来电显信号1代表1.2 kHz，0代表2.2 kHz，所以锁相解调输出的信号要经反相后才输入到单片机进行消息字的提取，单片机处理方法与基于专用电路解调方式中的相同，这里不再赘述。 4 基于DSP的解调 FSK信号的软件解调方法很多，差分解调是比较简单且易于实现的一种。其理论依据为设FSK信号的二个频率分别为ω1，ω2。ω=ωo+△ω，若△ω>o，则ω=ω2；若△ω<O，则ω=ω1。经过带通后的信号可表示为y(t)=Acos(ωo+△ω)t。 上式说明，若将输入信号延迟π/2或3π/2个相位，即ωoτ=π/2时，x(t)=-A2/2*sin(△ωτ)；ωoτ=3π/2时。x(t)=A2/2sin(△ωτ)。可得到一双极性电压，将“0”和“l”鉴别出来。DSP的解调算法框图如图3所示。 算法确定后，在system view上进行了仿真，输入PN序列，速率为1.2 kb/s，FSK调制器中心频率为1.7 kHz，频偏正负O.5 kHz，为了延时整数个采样点，DSP采样率为34 kHz，是中心频率(ωo=1.7 kHz)的整数倍，所以得ωo*τ=π/2=1.7(4x34000)-1)=5samples,低通滤波器的截止频率为1.2 kHz。 值得注意的是延时点的选取，在信号延时π(34000/1700/2=10 samples)时，获得的信号幅度要比π/2延时小很多，从(6)式也可以得出同样的结论。 基于仿真的可实现性，笔者采用了ADI公司的BF535型DSP。该DSP具有300MHz的主频，2个40 bit的MAC和2个32 bit的ALU，4个8 bit的视频处理单元，16个地址寻址单元。该DSP内部集成了308 KB的RAM，并具有丰富的外部接口，用其实现算法中的延时、滤波、相乘及消息字的提取绰绰有余，其实际代码只有ll KB。 5 结束语 基于专用电路的解调方式成本低廉、实用简单、性能可靠，适合小型来电显示机的设计，大部分来电显示产品都采用此种方式。 锁相环解码方式基于硬件FSK解调，在大多数通信解调电路中都采用这种方式，其优点是灵敏度很高，在信噪比低的情况下性能尤为突出，缺点是电路复杂，调试不便，而且对于大部分数字锁相环集成电路(例如74HC9046或4046)，当VCO工作于高频(>6 MHz)时受温度影响很大，需要加温度补偿电路才可正常工作。 基于DSP的解码是纯软件解调方式，优点是设计灵活，修改方便，但是相对于专用电路解调方式来说成本过高，在信噪比差的情况下，算法要做相应的调整。

记得采纳啊

‘贰’ 平方环法的原理

在软件无线电(SDR)技术实现的收发系统中,数字锁相环在载波同步、位同步、相干解调、信号跟踪、频率选择等方面发挥着重要作用,已成为数字调制／解调,数字上变频／下变频中不可缺少的核心器件.接收机为了提取载波,普遍采用平方环法和科斯塔斯环法,其中平方环以其电路结构简单而得到了广泛应用.但在平方环电路的设计中,由于NCO(或VCO)工作在2ωc频率上,当环路锁定后,其NCO(或VCO)的输出需经过二分频才能得到所需载波.而二分频电路在实现过程中,特别是在对NCO进行数字分频时,用FPGA实现太耗资源.
以下提出一种新的数字平方环电路,实现了从BPSK信号中提取相干载波的功能,简单易行,便于实现,并对其进行了数学推导和建模仿真,具有良好的实用价值.
1锁相环的结构
锁相环(PLL)由鉴相器(PD)、环路滤波器(LF)以及数控振荡器(NCO)组成,如图1所示.
鉴相器通常由乘法器来实现,鉴相器输出的相位误差信号经过环路滤波器滤波后,作为数控振荡器的控制信号,而数控振荡器的输出又反馈到鉴相器,在鉴相器中与输入信号进行相位比较.PLL是一个相位负反馈系统,当PLL锁定后,数控振荡器的输出信号相位将跟踪输入信号的相位变化,这时数控振荡器的输出信号频率与输入信号频率相等,但相位保持一个微小误差.
2平方环法的工作原理
在平方环载波恢复电路中,BPSK信号经平方后得到两倍载频的频谱分量,用锁相环提取这一分量,然后进过二分频可得到载频分量,如图2所示.
因鉴相器采用乘法器实现,则鉴相器输出相位误差信号为：
其中,Kd=KpA／4.环路滤波器的输出仅与数控振荡器输出和输入信号之间相位差有关,控制电压,以准确地对数控振荡器进行调整.显然,当本地恢复的同相载波与调制载波达到同频同相时,△φ=0.因此,解调的关键在于调整NCO输出信号的频率和相位,使其最终满足△φ=0或在一个很小的范围内,即相干解调的本地载波同步问题.锁相环在工作时可能锁定在任何一个稳定平衡点上.这意味着恢复出的相干载波可能与所需要的理想本地载波同相,也可能反相.由于本地参考载波有0,π模糊度,因而解调得到的数字信号可能极性完全相反,从而1和0倒置.这对于数字传输来说当然是不能允许的.克服相位模糊度最常用且最有效的方法是在调制器输入的数字基带信号中采用差分编码.
3改进平方环的工作原理
改进的平方环载波恢复电路,如图3所示.利用DDS产生的NCO数控振荡器能够输出完全正交的正余弦信号,并考虑到三角函数之间的关系sin(2ωct+2△φ)=2sin(ωct+△φ)cos(ωct+△φ),因此这里将NCO的频率锁定在载波频率ωc上,然后将NCO两路正余弦输出通过一个乘法器再增益2倍,并且在FPGA实现时,只需要进行简单的移位就能完成乘除法的运算,输出就为传统平方环的NCO输出,由于数控振荡器将频率锁定在ωc上,所以它的正弦输出即为提取的载波,省去了二分频电路.由于传统的二分频电路均采用数字分频电路,不能保持原有的正弦波形,因此还需要附加滤波器等电路.相比改进的电路要复杂得多,并且在实现上也不如改进之后的容易.
4环路部件
4.1 鉴相器
在锁相环中,鉴相器(又称为相位检测器)是一个相位比较装置.它是将输入信号与数控振荡器的输出信号的瞬时相位进行比较,产生一个输出电压.这个电压的大小,直接反映两个信号相位差的大小；这个电压的极性,反映输入信号超前或滞后于数控振荡器输出信号的相对相位关系.由此可见,鉴相器在环路中是用来完成相位差与电压变换的,其输出误差电压是瞬时相位误差的函数.
4.2环路滤波器
环路滤波器用于衰减由于输入信号噪声引起的快速变化的相位误差和平滑相位检测器泄露的高频分量即滤波,以便在其输出端对原始信号进行精确的估计,环路滤波的阶数和噪声带宽决定了环路滤波器对信号的动态响应.文献[5]对几种常用的环路滤波器性能进行了详细的分析.由于一阶环路滤波器会产生稳态相差,从而降低系统误码性能；三阶环路滤波器实际实现难度较大；二阶环路滤波器在直流增益为无穷大,而频偏为常数的情况下,仍然能够实现稳态,实现难度适宜,即采用二阶环路滤波器,其结构框图如图4所示.
式中：ξ为环路阻尼系数,通常取0.707；ωn为阻尼振荡频率；Ts为频率控制字更新周期；Kd为环路增益.详细的推导见参考文献[6].因此环路滤波器参数的设计关键在于ωn,Kd.通常设计时用滤波器的噪声带宽Bn来取代ωn,即：.锁相环路的各种性能对叫ωn,ξ的要求存在着矛盾和统一,增大叫ωn,ξ,可以增大捕获带,减小捕获时间,加强对NCO噪声的滤除,减小稳态相关,增大同步带,增大同步扫描频率；减小ωn,ξ,可以加强对输入噪声的滤除,延长平均跳周时间.增强一方性能,则会降低另一方性能,因此合理设计环路滤波器的参数能够优化系统的性能.
4.3数控振荡器
NCO在环路中的作用就是产生理想的频率可变的正弦和余弦,确切地说是产生一个频率实时可变的正弦样本.正弦样本可以用实时计算的方法产生,但在高速采样频率中,NCO产生正弦和余弦的最有效办法就是查找表法,即事先根据NCO正余弦相位计算好相应的正余弦值,并以相应的相位角度作为波形存储器(ROM)的取样地址来存储对应相位的正余弦值.NCO的相位,可通过固定的频率控制字(载波频率)与环路滤波器的输出累加和相加得到,即可把存储在波形存储期内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换.NCO内部ROM正余弦表的大小影响输出波形的精度,越大的ROM正余弦表,得到的波形输出越理想,但同时增加了硬件资源.考虑到正弦信号的对称性,只存储1／4的周期,即0～π／2的波形,通过对输入到波形ROM的地址及其输出数据的关系,可按照一定算法予以实现.
5仿真与分析
利用Simulink对改进的平方锁相环进行了仿真.由于用FPGA实现时,可直接定义DDS为两路正交的输出,而在Simulink模型中,数控振荡器的输出仅为一端输出.在此为了简单起见,搭建锁相环模型时用到了两个数控振荡器,为得到正交的输出只需要将两个数控振荡器的相位差定为π／2即可.这样做不仅大大地简化了搭建模型的时间,而且对仿真本身没有任何影响,仿真核心部分如图5所示.仿真条件：初始相差为π／3；初始频偏为5 kHz；调制方式为BPSK；码元速率为2 Mb／s；载波频率为4 MHz.
仿真模型如图6所示.其中,Bernoulli BinaryGenerator和sine Wave模块分别产生伯努利分布的随机二进制数序列和载波信号,将随机二进制数序列通过简单的变换模块,生成双极性不归零码,再一起送人Proct模块完成BPSK调制.因为该仿真主要是验证算法的可行性,所以假设是在理想的信道下传输的.在接收解调端,使用乘法器Proct1完成平方功能,也可将该乘法器用绝对值模块等非线性器件模块代替.Proct2作为锁相环的鉴相器,并且该锁相环路为二阶环.为了验证该算法的可行性,设置NCO的中心频率与发送载波频率之间有一定误差,控制灵敏度也可通过仿真实验确定.为了更好地比较仿真结果,SineWavel模块的频率与NCO设置的中心频率一致,并将输出一起送进示波器进行观察分析.
示波器Scope2对比显示了双极性不归零码与相干载波乘积的输出和未经过锁相环路乘积的输出.图7给出了乘以载波之后的信号波形(示波器的横坐标表示时间轴,物理符号是t,单位为s,物理量为2μs；纵坐标表示信号的强度).为了更加清晰地观察图形,图7波形是低通和抽样判决器之前的波形.从图中对比不难看出,改进的锁相环路能够很好地将信号解调出来,从而达到了预想的效果,并通过仿真得知其仍然能够应用于相关的领域(如调制解调),然而对于有相位差和频偏的载波已经不能解调出原始的信号了.仿真中,如果减小NCO的灵敏度,可观察到锁相环失锁.示波器Scope对比显示了原始双极性不归零码和解调判决的输出,如图8所示(示波器的横坐标表示时间轴,物理符号是t,单位为s,物理量为5μs；纵坐标表示信号的强度).解调输出的序列比原始序列稍有延迟,但是不难发现,改进的平方环载波恢复电路能够准确地解调调制后的信号,延迟是由于解调模块中的低通滤波和抽样判决引起的.
6 结 语
讲述了平方锁相环的工作原理,并着重讨论了设计思想和过程.在通信飞速发展的今天,进一步简化了锁相环路,该想法为以后的发展提供了很大的参考价值与创新理念,使得平方环不仅仅局限于应用到输入信号载波频率较低的环境中,在较高的条件下也能够用它来实现,而且平方锁相环的结构较科斯塔斯环要简单.
【看参考网站 有图解】

‘叁’ 在数字锁相环路中，鉴相算法用反正切鉴相时，鉴相增益怎么算

鉴相增益为1；鉴相灵敏度=2*pi*f*T/(2^N).f是NCO的工作频率，T是调整周期(单位：秒)。

‘肆’ 三项锁相环都有哪些算法

摘要 分析了三相锁相环的基本原理、特性及各种输入情况下锁相环的输出性能。通过理论推导～在三相输入信号存在直流偏移、不对称、谐波等干扰情况下～分析了三相锁相环的检测相 位误差～得出谐波的含量。并通过仿真研究～验证了三相输入信号存在直流偏移、不对称、谐波 等干扰情况下～仿真结果与理论推导一致。并对相位突变和频率突变的情况进行了仿真研究～说 明在相位和频率发生变动时三相锁相环仍能有效地锁定相位～能够满足系统变频的要求

‘伍’ 阿波罗登月用到了哪些控制、估计等算法

在计算机科学领域，进化计算（Evolutionary Computation）是人工智能（Artificial Intelligence），进一步说是智能计算（Computational Intelligence）中涉及到组合优化问题的一个子域。其算法是受生物进化过程中“优胜劣汰”的自然选择机制和遗传信息的传递规律的影响，通过程序迭代模拟这一过程，把要解决的问题看作环境，在一些可能的解组成的种群中，通过自然演化寻求最优解。进化算法正是借用以上生物进化的规律，通过繁殖、竞争、再繁殖、再竞争，实现优胜劣汰，一步步逼近复杂工程技术问题的最优解。进化计算的主要分支有：遗传算法GA，遗传编程GP、进化策略ES、进化编程EP。