io空间访问

㈠ PCIe扫盲——Memory & IO 地址空间

早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问（Intel干的好事）。但是这种方式局限性很大，而且效率低，于是乎，软件开发者和硬件厂商都不能忍了……然后一种新的东西就出来了——MMIO。MMIO，即Memory Mapped IO，也就是说把这些IO设备中的内部存储和寄存器都映射到统一的存储地址空间（Memory Address Space）中。但是，为了兼容一些之前开发的软件，PCIe仍然支持IO地址空间，只是建议在新开发的软件中采用MMIO。

注： PCIe Spec中明确指出，IO地址空间只是为了兼容早期的PCI设备（Legacy Device），在新设计中都应当使用MMIO，因为IO地址空间可能会被新版本的PCI Spec所抛弃。

IO地址空间的大小是4GB（32bits），而MMIO则取决于处理器（和操作系统），并且由处理器进行统一分配管理。

如下图所示，PCIe总线中有两种MMIO：P-MMIO和NP-MMIO。

P-MMIO，即可预取的MMIO（Prefetchable MMIO）；NP-MMIO，即不可预取的MMIO（Non-Prefetchable MMIO）。其中P-MMIO读取数据并不会改变数据的值。

注： P-MMIO和NP-MMIO主要是为了兼容早期的PCI设备，因为PCIe请求中明确包含了每次的传输的大小（Transfer Size），而PCI并没有这些信息

MMIO(Memory-mapped  I/O )即 内存映射I/O ，它是PCI规范的一部分， I/O设备 被放置在内存空间而不是I/O空间。从处理器的角度看，内存映射I/O后系统设备访问起来和内存一样。这样访问AGP/PCI-E显卡上的 帧缓存 ，BIOS，PCI设备就可以使用读写内存一样的 汇编指令 完成，简化了程序设计的难度和接口的复杂性。

㈡ IO空间和内存空间主要什么区别

IO地址是CPU读写外部设备时使用的地址。
内存地址是CPU读写内存(括REM和ROM)时使用的地址。

多数精简指令CPU不区分访问的是内存还是外设，使用统一的指令和统一的地址空间去访
问外设和内存。在这种情况下，需要译码电路把所有的外设I/O地址和内存地址按照规则安排在一个空间里，学惯了X86CPU的也可把这叫作I/O地址映射成内存地址空间吧，虽然实际上这些CPU并没有I/O地址空间和内存地址空间的概念。

并不是所有的体系结构都有IO空间这个定义的，我所了解的只有X86体系上有，而ARM体系结构就没有这种区别，在X86上IO空间和内存是独立的，他们各自有各自的总线，并且IO空间一般是64K，即16位内存空间为4G，可见他们的差别是很大。

㈢ X86的IO地址空间

IO 端口

当 CPU 需要与某个外围设备通信时，它要通过一个 IO 端口（有时只是简单的 端口）。当 CPU 需要向

外围设备发送数据或者控制信息时，它向某个端口写入数据。当设备为 CPU 准备好了数据或者状态，CPU

从某个端口去读取数据或状态。大部分设备都拥有不止一个与之相关联的端口，通常是 2 的若干次幂（

指数较小），比如 8、16 或者 32。数据传输通常是每次一个或两个字节。设备不能共享端口，所以，如

果有 ISA 卡，那么必须确保每个设备都有其分配到了自己的端口。以前，这需要通过设备卡上的开关或

者跳线来实现。一些晚期的 ISA 卡使用了一个名为 Plug and Play （PnP）的系统，本节稍后将讨论到

。 PCI 卡全都有 PnP 配置。

在 /proc 文件系统中，/proc/ioports 文件告诉我们关于系统中可用 IO 端口的信息。运行 cat

/proc/ioports 命令可以看到类似清单 2 所示的输出。

清单 2. /proc/ioports

0000-001f : dma1

0020-003f : pic1

0040-005f : timer

0060-006f : keyboard

0070-007f : rtc

0080-008f : dma page reg

00a0-00bf : pic2

00c0-00df : dma2

00f0-00ff : fpu

0170-0177 : ide1

01f0-01f7 : ide0

02f8-02ff : serial(auto)

0376-0376 : ide1

0378-037a : parport0

03c0-03df : vga+

03f6-03f6 : ide0

03f8-03ff : serial(auto)

0cf8-0cff : PCI conf1

1800-181f : Intel Corp. 82801DB USB (Hub #1)

1800-181f : usb-uhci

1820-183f : Intel Corp. 82801DB USB (Hub #2)

1820-183f : usb-uhci

1840-185f : Intel Corp. 82801DB USB (Hub #3)

1840-185f : usb-uhci

1860-186f : Intel Corp. 82801DB Ultra ATA Storage Controller

1860-1867 : ide0

1868-186f : ide1

1880-189f : Intel Corp. 82801DB/DBM SMBus Controller

18c0-18ff : Intel Corp. 82801DB AC'97 Audio Controller

18c0-18ff : Intel ICH4

1c00-1cff : Intel Corp. 82801DB AC'97 Audio Controller

1c00-1cff : Intel ICH4

2000-203f : Intel Corp. 82801BD PRO/100 VE (LOM) Ethernet Controller

2000-203f : e100

端口编号是十六进制的（基数为 16）。肯定会发现有一些看起来很熟悉，比如键盘、计时器、并行端口

（打印机）、串行端口（调制解调器）和显示器（vga+）。将这些与清单 3 中给出了在 PC 中某些标准

IO 端口分配进行比较。例如，要注意的是，在 /proc/ioports 中为第一个并行端口（parport0）分配的

地址范围是从 0378 到 037A，而标准中允许它（LPT!）使用的是从 378 到 37F。

清单 3. 标准 I/O 端口设置

1FO-1F8 - Hard Drive Controller, 16-bit ISA

200-20F - Game Control

210 - Game I/O

220 - Soundcard

278-27F - LPT2

2F8-2FF - COM2

320-32F - Hard Drive Controller, 8-bit ISA

378-37F - LPT1

3B0-3BF - Monochrome Graphics Adapter (MGA)

3D0-3DF - Colour Graphics Adapter (CGA)

3F0-3F7 - Floppy Controller

3F8-3FF - COM1

给你解决个问题还冒着生命危险，唉，这世道！

㈣ 52寄存器中的128位和IO口如何访问

通过寻址方式来访问的。
高128字节RAM与SFR的访问，是通过寻址方式来区别的。52单片机ram高128字节地址空间，可以通过间接寻址方法实现。直接寻址的，就是SFR。间接寻址的，就是高128字节RAM。
IO即inputoutput，是计算机种输入输出系统，用于cpu与外界进行信息交互，例如cpu读内存数据需要io系统，cpu输出数据到屏幕显示出来也需要io系统，信息在io系统上传输有并行或并行，所谓串行就是数据在一条线上传输，并行就是数据在多条线上传输，即并行一次传输多个bit，串行每次传输一个bit，但随着技术的发展这两种传输优势是在不断变化的。

㈤ driverworks开发pci的驱动程序怎样获取资源的io空间地址

0 引言
如果把PC机作为控制系统的操作平台，PCI总线作为一种先进的高性能32／64位局部总线正迅速取代原来的ISA总线的主导地位，以用于高速外设，并成为微型计算机系统的主流系统，因而也成为工程开发人员用于工业控制的首选。为了缩短开发周期，一般都采用专用的接口器件。本文就是采用PLX公司的PCI9052来把PCI总线上的操作转换为对局部总线的操作，同时通过双口RAM实现和下位机的存储转接。针对一般PCI总线开发时由于软硬件分离使开发的软硬件不能很好结合的现象，本文结合实例介绍了应用程序并给出了如何通过DriverStudio开发的PCI设备驱动程序来访问PCI设备卡硬件资源的具体程序。
1 PCI的配置空间及其配置
PCI总线支持存储器地址空间、I／O地址空间和配置空间等三个物理空间。其中，配置空间是PCI总线所特有的一个空间，PCI总线能实现即插即用的功能，正是通过它特有的配置空间来实现的。PCI配置空间的大小为256字节，分为头标区和设备有关区。直接影响设备特性的配置寄存器在头标区，其他部分则因设备而异。PCI总线的配置空间通常与PCI接口芯片相关。该配置空间包括一系列的PCI配置寄存器。本文采用的PCI9052芯片的配置寄存器分为PCI配置寄存器和局部配置寄存器，二者都可以由PCI总线和串行EEPROM访问。
在PCI配置寄存器中的设备ID、制造商ID、版本号、首区类代码、类别代码、指令寄存器和状态寄存器等寄存器在所有的PCI设备中都必须实现，具体设置可参考文献[1]。通常情况下，操作系统可使用这些寄存器的内容来决定该PCI设备的加载其驱动程序。
PCI总线最重要的功能之一是通过基地址寄存器和局部配置寄存器在地址空间重定位PCI设备。系统上电时，通过上层应用软件能判断系统中存在那些设备，并建立协调的地址映射。所以，基地址寄存器和局部配置寄存器是实现驱动程序的关键。
PCI配置寄存器提供有6个基地址寄存器(BASE0～BASE5)这些基地址都是系统中的物理地址，其中BASE0和BASE1是用来访问局部配置寄存器的基地址，BASE0是映射到内存的基地址，BASE1是映射到I／O的基地址，可用于通过内存和I／O来访问局部配置寄存器。这两个基地址可固定用于PCI9052芯片的寄存器操作。
通过BASE2～BASE5四个空间最多可以访问局部端所接的4个芯片，实现4个局部地址空间(局部空间0～3)的PCI总线访问。PCI总线对局部端所接芯片的局部地址映射是通过4个寄存器组(PCI基地址寄存器，局部范围寄存器，局部基地址寄存器，局部总线区域描述符)来实现的。这个组定义了每个空间以及相应局部空间的特性。它们将局部端的芯片通过局部端地址(在局部配置寄存器中设置)翻译成PCI总线地址，也就是将本地的芯片映射到系统的内存或I／O口。而片选信号寄存器则是用来选定这些局部端所接的芯片的。这样，用程序操作这一段内存(或I／O)实际上就是对本地芯片的操作。其映射关系如图1所示。这些寄存器的内容必须在芯片复位时通过串行E2PROM进行加载，而正确配置E2PROM的内容则是使用PCI9052的关键。

本设计选取LAS0(Local Address Space 0)来访问局部端的双口RAM芯片中的2 KB寻址空间，与其有关的寄存器有四个：LAS0范围寄存器、LAS0局部基址寄存器、LAS0局部总线区域描述符和片选0基址寄存器。LAS0范围寄存器规定了地址空间的大小。由于需要2 KB的内存空间，而计算机预留了32 KB空间(即8000H)，所以其寄存器值为0xFFFF8000H，而类型则是不可预取的；LAS0局部基地址寄存器定义了设备卡资源上所占用的基地址，它的最终目的是将这个基地址重新映射到PCI地址空间。由于基地址必须是32KB的整数倍，因此，为方便起见，可以将基地址定为00000000H，又由于位0为空间使能位，所以，寄存器的值为00000001H；LAS0局部总线区域描述符用来定义地址空间0的具体工作特性。
该总线采用16位总线宽度，工作方式定义为不使能突发和不预取，因此，该寄存器的数值初步确定为4043A1C0H，最终的值则需要不断测试才能确定；片选0基址寄存器使用PCI9052的CS0#作为双口RAM的片选信号，CS0#片选信号的起始地址和地址范围由片选0基址寄存器设置，局部总线的容量是2 KB，第11位为1，基地址是该范围的16倍，一般将倍数放置在范围位之后，所以寄存器值设置为0xO008401。当从局部空间0基址开始的2 KB空间范围落在CS0基地址寄存器所设置的范围内，CS0端有效，这种方式可减少地址译码得到的片选逻辑。
用PLX9052可将PCI总线上的操作转换为对局部总线的操作，即通过LAD0～LAD7、RD、WR、CS等对局部端芯片访问。如果系统分配给本卡的存储空间为FFFF0000H～FFFF7FFFFH。那么，当系统通过PCI总线访问这个区域时，PLX9052就会应答，并将其转换为局部地址0x0000H～0x07FFH，另外，PLX9052自身也有一些内部寄存器，它们被自动映射到另一片内存区域，可通过PCI总线直接访问。
PCI9052提供了两种类型的中断源(硬件中断和软件中断)。中断可通过PCI9052中断控制／状态寄存器来(INTCSR)允许和禁止。PCI9052通过2个局部中断引脚来实现硬件中断，它们支持边缘和电平触发中断，可以通过对INTCSR寄存器的编程来实现局部中断，然后产生PCI中断(INTA)，并生成PCI中断INTA#方式。PCI9052可以软件方式产生中断，设计时只需要将INTCSR寄存器的软件中断位设置为1即可。
2 驱动程序的开发
在开发PCI板卡功能驱动程序之前，首先要明白所需的PCI硬件资源，并针对设备卡的硬件资源来处理PCI设备的内存、端口的读写，以及中断处理，从而实现PCI设备功能。
2.1 驱动程序在操作系统体系结构中的位置
操作系统结构可分为五层模型：
(1)用户应用程序；
(2)IO管理层；
(3)驱动程序；
(4)HAL(硬件抽象层)；
(5)硬件。
图2给出了Windows2000操作系统驱动程序开发者所关心的特征，一般情况下，软件要么在用户模式中执行，要么在内核模式下执行。从驱动开发的角度上看，WDM模型为存在于Win-dows2000系统中的驱动程序提供了一个参考框架。作为Windows2000系统结构开发人员，由于操作系统为应用程序，而在驱动程序和硬件之间提供有系统服务接口和平台相关操作，因此，设计时只需要关注应用程序和设备驱动程序的开发。

2.2 设备资源
PCI设备的硬件资源分配与管理是驱动程序很重要的部分，设备的硬件资源包括内存空间、I／O空间和中断。由于PCI总线为PnP总线，PCI设备的硬件资源是由PCI配置机构动态分配给PCI配置寄存器的，因此，驱动程序首先需要取得这些资源才能操作硬件。当PnP管理器检测到PCI设备时，系统就会发送IRP_MN_START_DEVICE的IRP给驱动程序，驱动程序调用OnStartDevice以启动例程处理，并在启动例程里获取该IRP栈，同时把它包含的系统分配给该设备的资源信息。
用DriverStudio开发驱动程序时，应在Wizard中设置好PCI设备的资源。对于实际的PCI9052设备卡，其基地址寄存器0和1分别固定用于PCI9052局部寄存器的内存映射地址和I／O映射地址，基地址寄存器2则用于设备卡的内存映射地址，并使用局部中断引脚来产生PCI中断，以分别生成对应的KIoRange类、KMemoryRange类和KInterrupt类。这些配置信息由配置管理器发送到OnStartDevice中重载该成员函数，而开发者则不必再处理。在一般情况下，驱动程序无需再访问PCI设备的配置空间，如果需要访问，则可通过类KPciConfiguration，该类包含了通过向PCI总线发送渎写配置空间的IRP操作。也可定义类KRe-sourceAssignment来获取PCI的端口地址和中断号以及内存地址和大小，并把得到的资源放在用户自己定义的变量中。
2.3 WDM驱动程序对硬件资源的访问
获取设备的硬件资源以后，就可以对硬件资源进行访问了。对硬件的访问一般包括I／O端口访问和内存访问，它们分别对应PCI配置空间的I／O空间和内存空间。从图2可以看出，当应用程序需要访问设备时，它就会调用Win32API函数(如ReadFile)。Win32子系统模块通过调用平台相关的系统服务接口实现该API，而平台相关的系统服务则调用内核模式来支持例程。即在调用ReadFile函数时，首先到达系统的人口点，然后调用系统服务接口，最后由系统调用内核模式的服务例程。执行时首先检查传递给它们的参数，然后创建一个“I／O请求包(IRP)”的数据结构，并把这个数据结构送到某个驱动程序的入口点执行IRP设备驱动程序，最后再访问硬件。对于PIO方式的设备，一个IRP_MJ_READ操作将直接读取设备的端口或设备的内存寄存器。一般会使用硬件抽象层(HAL)来访问硬件。IRP贯穿于驱动程序之间，它在应用程序、驱动程序和设备之间起着桥梁作用，可称之为内核态的“消息”。驱动程序完成一个I／O操作后，可通过调用一个特殊内核模式服务例程来完成该IRP，完成操作时再处理IRP的最后工作，以它使等待的应用程序恢复运行。
用DriverStudio开发驱动程序时，可根据配置声明KIoRange类、KMemoryRange类和KInterrupt类来实现对内存空间、I／O空间、中断的操作。在本例中，基地址寄存器0和1固定用于PCI9052芯片的操作寄存器内存映射地址和I／O映射地址，基地址寄存器2则用于双口RAM的内存映射。通过一个外部引脚即可产生中断。标识两个KMem-oryRange类实例、一个KIoRange类实例和一个KInterrupt类实例的具体实现细节如下：
(1) I／O端口的访问
I／O端口的访问流程如图3所示，应用程序通过API函数DeviceIoControl的调用，并调用驱动程序的分发例程DeviceControl，同时通过KIoRange类来实现对I／O映射空间的访问。需要注意的是，当DeviceloControl异步调用的时候，必须在驱动程序中添加取消例程，并在DeviceControl例程中阻止一个应用程序对其的多次调用。KIoRange类的成员函数outb、inb、outw、inw、ind、outd可分别用于从端口读或写一个字节、字和双字数据。在WDM中，对于I／O端口，系统可将其看成寄存器，一般用于数字传输量比较小的地方。在对PCI设备的访问中，I／O端口的访问通常比较频繁。

(2) 内存的访问
在基于DriverStudio开发的驱动程序中，向存储器空间读写大量数据一般选用Write／Read函数，但对于一个实际存在的物理设备的访问，在某一时刻只能进行一个操作，因而在访问内存对象的时候，一般都要求一个IRP排队的队列，可通过设备类的成员函数QueueIrp将IRP插入队列。DriverWorks提供有KDeviceQueue类，其成员函数StartIo用于处理设备对象的IRP队列。具体的操作是通过KMemoryRange类来实现对设备内存映射空间的访问。其访问流程见图4所示。需要注意的是，当IRP队列为空时，调用QueueIrp时，系统将同步调用StartIo函数。

㈥ 8086的I/O寻址空间有多大

8086是20位地址总线。
所以整个可访问空间就是2的20次方。
但是，由于i/o接口的模式只有a0~a15，所以i/o寻址空间就是2的16次方=65536kb

㈦ 已知存储芯片的连接图,分析芯片地址的范围

已知存储芯片的连接图，分析芯片地址的范围：首地址【40】H，FC00H；末地址【41】H，FDFFH。

用末地址减首地址，加1即为十六进制数，再用二进制的权位表示即可，所以根据该题中EPROM芯片的地址范围为：30800H ~ 30FFFH，可得芯片的存储容量为2KB，另外一般EPROM芯片的存储容量为4KB，再由于无地址重叠，所以芯片存储容量为2KB。

在C语言等高级语言

里面没有访问IO的指令，所以那样的话在C里面就无法访问IO，只能通过嵌入汇编或者通过调用系统函数来访问IO了。采用IO映射后就不同了，因为IO空间和内存空间本来不同，有不同的访问指令，那么，将IO空间映射到内存空间，就可以通过使用访问内存的方法来访问IO了，例如在C语言里面可以通过指针来访问内存单元，从而访问到被映射的IO。

㈧ 8086/8088微处理器可寻址访问的最大I/O空间为

8086/8088微处理器的寄存器中，能在i/o端口寻址时做端口地址寄存器的是（dx）

㈨ 如何访问pcie整个4k的配置空间

目前用于访问PCIe配置空间寄存器的方法需要追溯到原始的PCI规范。为了发起PCI总线配置周期，Intel实现的PCI规范使用IO空间的CF8h和CFCh来分别作为索引和数据寄存器，这种方法可以访问所有PCI设备的255 bytes配置寄存器。Intel Chipsets目前仍然支持这种访问PCI配置空间的方法。
PCIe规范在PCI规范的基础上，将配置空间扩展到4K bytes，至于为什么扩展到4K，具体可以参考PCIe规范，这些功能都需要配置空间。原来的CF8/CFC方法仍然可以访问所有PCIe设备配置空间的头255 bytes，但是该方法访问不了剩下的（4K-255）配置空间。怎么办呢？Intel提供了另外一种PCIe配置空间访问方法。Intel Chipset通过将配置空间映射到内存地址空间，PCIe配置空间可以像对映射范围内的内存进行read/write一样来访问了。这种映射是由北桥芯片来完成的，但是不同芯片的映射方式也是不同的。
1、CF8h/CFCH Method
Intel Chipsets使用IO空间的CF8h/CFCh地址来访问PCI设备的配置寄存器，该方法同样可以访问PCIe设备的头255配置寄存器。

为了对已知PCI设备发起一个PCI总线配置周期，软件必须执行以下步骤：
PCI设备的总线号必须被填写到IO地址CF8h的[23:16] bits
PCI设备的设备号必须被填写到IO地址CF8h的[15:11] bits
PCI设备的功能号必须被填写到IO地址CF8h的[10:8] bits
需要访问的寄存器双字地址必须被填写到IO地址CF8h的[7:2] bits
CF8h的最高位为配置位，该位必须设置为1
对于写操作，将设备的特定信息组合成一个双字（4bytes)后，写到CFCh地址
对于读操作，将设备的特定信息组合成一个双字后，把数据从CFCh读回来

当执行6或者7步骤时，相应的PCI配置read/write cycle被Created by Intel Chipset，并在需要时传递到整个系统。在步骤4配置需要读写的寄存器地址时，该空间只有6位，也就说只有64个地址可写，但是PCI配置空间不是256吗？别急，记得是双字地址，一个Dword=4 bytes，也就是说4 * 64 = 256，刚好，不是吗？

2、Memory Mapped Method
PCIe规范为每个PCIe设备添加了更多的配置寄存器，空间为4K，尽管CF8h/CFCh方法仍然能够访问lower 255 bytes，但是必须提供另外一种方法来访问剩下的4K range寄存器。Intel的解决方案是使用了预留256MB内存地址空间，对这段内存的任何访问都会发起PCI 配置cycle。但是为什么是256MB???听我慢慢解释给大家听：犹豫4K的配置空间是directly mapped to memory的，那么PCIe规范必须保证所有的PCIe设备的配置空间占用不同的内存地址，按照PCIe规范，支持最多256个buses，每个Bus支持最多32个PCI devices，每个device支持最多8个function,也就是说：占用内存的最大值为：256 * 32 * 8 * 4K = 256MB。
这段256MB的内存区将根据intel chipset的不同，可以映射到系统内存映射范围内的任何位置，一般北桥芯片都会有一个寄存器来指明PCI配置空间的内存映射地址，它叫PCIe Configuration Register Base Address Register (BAR)，如下图：

当软件访问指定PCIe设备的配置寄存器时，必须正确计算该寄存器映射到内存的具体地址，那么怎么计算呢，参考上图我们可以知道，busNo=0,deviceNo=0,funcNo=0的地址刚好是BAR，一条总线占用的最大空间计算如下：
SIZE_PER_BUS = 4K * 32 * 8 = 256K = 1M = 100000h
SIZE_PER_DEVICE = 4K * 8 = 8000h
SIZE_PER_FUNC = 4K = 1000h
访问总线号为busNo，设备号为DevNo，功能号为funcNo的offset寄存器的计算公式是：
Memory Address = PCIe Configuration Register Base Address Register (BAR)
+ busNo * SIZE_PER_BUS
+ devNo * SIZE_PER_DEVICE
+ funcNo * SIZE_PER_FUNC
+ offset
For example, to access the following configuration register:
• PCI Express Configuration Register F0000000h
• Bus Number 15h
• Device Number 00h
• Function Number 05h
• Register Offset 84h
Memory Address = F0000000h + 15h * 100000h + 00h * 8000h + 05h * 1000h + 84h
= F1505084h
现在我们可以从已知的busNo，devNo，funcNo和offset来计算映射后的内存地址，那么反过来，给定的内存地址，我们想知道这个地址的busNo, devNo, funcNo和offset信息，可以吗？当然可以，计算公式如下：
busNo = (Memory Address - BAR) / SIZE_PER_BUS;
devNo = (Memory Address - BAR - busNo * SIZE_PER_BUS) / SIZE_PER_DEVICE;
funcNo = (Memory Address - BAR - busNo * SIZE_PER_BUS
- devNo * SIZE_PER_DEVICE) / SIZE _PER_FUNC;
offset = Memory Address - BAR - busNo * SIZE_PER_BUS - devNo * SIZE_PER_DEVICE
- funcNo * SIZE_PER_FUNC;
又或offset = Memory Address & 0x0FFFh;（为什么是0x0FFFh?自己想想啦）
想起来了么？因此PCIe的配置空间大小就是4K啊。
3、芯片组的异同
上面说的BAR，也就是PCI配置空间寄存器映射到内存的基地址寄存器，在intel chipset中的实现方式也千差万别。在前期的intel chipset中，该寄存器被包含在芯片组（MCH ,GMCH)的内存控制器部分。
另外，由于被PCIe配置空间占用的256M内存空间会屏蔽掉DRAM使用该段内存区，大部分的Intel Chipset允许BIOS来配置该空间大小，因此在实际应用中，一般就应用前面几个总线号，BIOS通过检测PCIe总线的扩展深度来动态设置该映射内存区的大小，比如PM965芯片组，如果配置软件检测系统使用不大于64的总线号，那么该软件将编程内存映射大小为64M，剩下的(256M-64M = 192M)留给DRAM。
4、PCIe配置空间的内存映射对32bit系统的影响
由于PCIe配置空间占用了256M内存空间，而且该被占用空间对DRAM来说是不可用的，这意味着256M空间消失于系统内存，这在32bit系统中更为明显。
比如，在32 bit WINxp中，理论上可以访问到的内存是4G，如果4G空间都被DRAM给占用，由于PCIe的存在，被PCIe占用的那部分内存空间对OS来说是不可用的，莫名的消失了最多256M内存，这也是大部分Intel Chipset允许BIOS来配置该空间大小的原因。
在64 bit 系统中，不存在这个问题，因为系统可以访问超过4G的内存空间，Intel Chipset会包含控制逻辑把该PCIe的内存映射到above 4G，这样跟DRAM就没有冲突。在64bit系统中，不可能使用2的64次方的内存吧。哈哈，总会没有使用到的内存空间。
5、访问PCIe配置空间的C转换代码
//**********************************************************************
unsigned long PCIeBase = 0xF0000000UL;
unsigned long FinalAddress;
unsigned long Bus = 0;
unsigned long Device = 0;
unsigned long Function = 0;
unsigned long Register = 0;
//**********************************************************************
void Convert_to_Memory()
{
FinalAddress = PCIeBase +
(Bus*0x100000UL) +
(Device*0x8000) +
(Function*0x1000) +
Register;
}
//**********************************************************************
void Convert_to_Register()
{
Bus = (FinalAddress-PCIeBase) / (0x100000UL);
Device = (FinalAddress-PCIeBase - (Bus*0x100000UL)) / (0x8000);
Function = (FinalAddress-PCIeBase - (Bus*0x100000UL) -
(Device*0x8000)) / (0x1000);
Register = (FinalAddress) & (0x00000FFF)
}

㈩ 8086cpu访问I/O端口的最大空间是多少

8086/8088 CPU最多能够管理64K个端口 A0--A15 地址从0000H ---- FFFFH