脚本及makefile
⑴ makefile 文件详细介绍
makefile文件主要有以下五种组成部分。显式规则:显式规则说明了生成一个或多个目标文件的方法和步骤。这是在编写makefile文件时明显指出的，包括要生成的文件、生成文件的依赖文件以及生成的命令等。隐式规则:由于make工具有自动推导的功能，所以在编写makefile文件的时候可以利用该规则，简略地书写makefile。再由 make 工具本身自动推导需要使用的规则。变量的定义: make工具支持变量的定义，这些变量往往都是字符串，因此makefile中的变量更像是C语言中的宏。当makefile被执行时，其中的变量都会被展开到相应的引用位置上。文件指示:其包括三个部分，一个是在一个makefile中引用另一个makefile，就像C语言中的include一样。另一个是指根据某些情况指定makefile中的有效部分，就像C语言中的预编译tlif一样。还有就是定义一个多行的命令。注释: makefile 中支持行注释，这一点需要特别注意。makefile 中的注释和 shell脚本一样，其注释是用“#”字符。如果需要在 makefile中使用“#”字符，可以用‘\’对其进行转义。例如，“\#”表示一个‘#’字符。makefile文件的文件名最好命名为makefile或者Makefile。因为在默认的情况下，make命令会在当前目录下按顺序找寻这两个文件进行解释。用户也可以为makefile文件自定义一个文件名，例如，Make.makefile，Make.admin等。
⑵ make，makefile和脚本之间什么关系makefile是一种脚本吗
这里简单说一下，更多细节可以去找一些深入的材料去了解。
make一般主要被用来管理一个软件程序项目(用来完成大型软件的自动编译），但是它不仅仅可以用来管理软件程序，还可以做很多其他的事情，比如文件同步等。
makefile是被make使用的“描述”文件，它描述要被make所管理的项目中的文件间的关系（比如对于一个C程序项目来说，.h文件和.c文件之间的关系，.c和.o之间的关系等)，和如何维护这个项目的状态（比如对于一个程序项目来说，就有编译可执行文件，产生文档，清除所有除源代码文件之外的文件等).
脚本是和make/makefile没有任何关系的，就是一种编程语言，一般都是解释型的编程语言，好处是容易开发，写完就能用，不需要编译，多用于系统维护等。
⑶ linux基础中，shell脚本和makefile文件的差别是什么啊，求详细点嘛
你可以认为makefile是shell脚本“派生”出来的。最朴素的makefile可以完全通过gcc等语句实现，在这种情况下也就是shell脚本了。但是为了方便，makefile引入了大量的语法用来使编译链接变得简单，所以和shell脚本还是不同的。
可以参考：http://apps.hi..com/share/detail/31232485
⑷ makefile 文件介绍
makefile文件主要有以下五种组成部分。显式规则:显式规则说明了生成一个或多个目标文件的方法和步骤。这是在编写makefile文件时明显指出的，包括要生成的文件、生成文件的依赖文件以及生成的命令等。隐式规则:由于make工具有自动推导的功能，所以在编写makefile文件的时候可以利用该规则，简略地书写makefile。再由 make 工具本身自动推导需要使用的规则。变量的定义: make工具支持变量的定义，这些变量往往都是字符串，因此makefile中的变量更像是C语言中的宏。当makefile被执行时，其中的变量都会被展开到相应的引用位置上。
文件指示:其包括三个部分，一个是在一个makefile中引用另一个makefile，就像C语言中的include一样。另一个是指根据某些情况指定makefile中的有效部分，就像C语言中的预编译tlif一样。还有就是定义一个多行的命令。
注释: makefile 中支持行注释，这一点需要特别注意。makefile 中的注释和 shell脚本一样，其注释是用“#”字符。如果需要在 makefile中使用“#”字符，可以用‘\’对其进行转义。例如，“\#”表示一个‘#’字符。makefile文件的文件名最好命名为makefile或者Makefile。因为在默认的情况下，make命令会在当前目录下按顺序找寻这两个文件进行解释。用户也可以为makefile文件自定义一个文件名，例如，Make.makefile，Make.admin等。
⑸ Linux的makefile中有连接脚本和没连接脚本的区别
在Makefile可以调用shell脚本，但是Makefile和shell脚本是不同的。本文试着归纳一下Makefile和shell脚本的不同。
1、
shell中所有引用以$打头的变量其后要加{},而在Makefile中的变量是以$打头的后加()。实例如下：
Makefile
PATH="/data/"
SUBPATH=$(PATH)
Shell
PATH="/data/"
SUBPATH=${PATH}
2、Makefile中所有以$打头的单词都会被解释成Makefile中的变量。如果你需要调用shell中的变量（或者正则表达式中锚定句位$），都需要加两个$符号（$$）。实例如下：
PATH="/data/"
all:
echo
${PATH}
echo
$$PATH例子中的第一个${PATH}引用的是Makefile中的变量，而不是shell中的PATH环境变量，后者引用的事Shell中的PATH环境变量。
3、通配符区别
shell
中通配符*表示所有的字符
Makefile
中通配符%表示所有的字符
4、在Makefile中只能在target中调用Shell脚本，其他地方是不能输出的。比如如下代码就是没有任何输出：
VAR="Hello"
echo
"$VAR"
all:
.....以上代码任何时候都不会输出，没有在target内，如果上述代码改为如下：
VAR="Hello"
all:
echo
"$VAR"
.....以上代码，在make
all的时候将会执行echo命令。
5、在Makefile中执行shell命令，一行创建一个进程来执行。这也是为什么很多Makefile中有很多行的末尾都是“;
\”，以此来保证代码是一行而不是多行，这样Makefile可以在一个进程中执行，例如：
SUBDIR=src
example
all:
@for
subdir
in
$(SUBDIR);
\
do\
echo
"building
";
\
done上述可以看出for循环中每行都是以”;
\”结尾的。
6、获取当前目录
PATH=`pwd`
注意是``,不是''
推荐你看或者linux就该这么学，具体关于这一章地址3w(dot)linuxprobe(dot)com.
⑹ makefile到底是干什么用的
一个工程（project）中的源文件不计其数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为 makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。
Makefile 文件描述了整个工程的编译、连接等规则。其中包括：工程中的哪些源文件需要编译以及如何编译、需要创建那些库文件以及如何创建这些库文件、如何最后产生我们想要的可执行文件。尽管看起来可能是很复杂的事情，但是为工程编写Makefile 的好处是能够使用一行命令来完成“自动化编译”，一旦提供一个（通常对于一个工程来说会是多个）正确的
Makefile。编译整个工程你所要做的唯一的一件事就是在shell 提示符下输入make命令。整个工程完全自动编译，极大提高了效率。
如果你使用的是带有图形用户界面的集成化开发环境如VisualStudio，一般用不着手动编写makefile文件，当你需要时，VS可以为你自动生成。
⑺ linux里面的make和makefile是做什么的
1、make:是一个非常重要的编译命令,本质上它是一个程序。利用make工具，可以将大型的开发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程序，使用make和makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程序员来说简直就是一场灾难。而make工具则可自动完成编译工作，并且可以只对程序员在上次编译后修改过的部分进行编译。
2、Makefile文件 ：Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作，本质上makefile文件是个文本文件，用于配置编译过程。makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的常用方法，只是在集成开发环境中，用户通过友好的界面修改 makefile 文件而已。
3、在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：
$ make -f Makefile.debug
例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：
#include "defs"
那么下面的文档就描述了这些文件之间的相互联系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
这个描述文档就是一个简单的makefile文件。