pcl交叉编译fpga

① 如何将Petalinux移植到Xilinx FPGA上

用户可轻松将这款高稳健操作系统安装到目标FPGA平台上，以供嵌入式设计项目使用。

从最初不起眼的胶合逻辑开始，FPGA已经历了漫长的发展道路。当前FPGA的逻辑容量和灵活性已将其带入了嵌入式设计的中心位置。目前，在单个可编程芯片上可实现一个完整系统，这种架构有助于软硬件的协同设计，并能将软硬件应用进行集成。

这些基于FPGA的嵌入式设计种类需要稳健的操作系统。PetaLinux应运而生，已成为众多嵌入式设计人员青睐的对象。它以开源免费的方式提供，支持包括赛灵思MicroBlaze®

CPU和ARM®处理器在内的多种处理器架构。要将PetaLinux移植到特定的FPGA上，必须针对目标平台定制、配置和构建内核源代码、引导载入程序、器件树和根文件系统。

对于PES大学和C-DOT的一个设计项目而言，我们的研发团队准备移植PetaLinux并在采用Kintex®-7 XC7K325T FPGA的赛灵思KC705评估板上运行多个PetaLinux用户应用。结果证明整个过程相当便捷。

选择PetaLinux的原因

在详细介绍具体做法之前，有必要花点时间来探讨针对基于FPGA的嵌入式系统提供的操作系统选项。PetaLinux是FPGA上最常用的操作系统，另外还有μClinux

和Xilkernel。μClinux为Linux发行版，是一款包含小型Linux内核的移植型Linux操作系统，适用于无存储器管理单元(MMU)的处理器[1]。μClinux配备有各种库、应用和工具链。Xilkernel就其本身而言，是一款小型、高稳健性、模块化内核，能够提供高于μClinux
的定制性能，有助于用户通过定制内核来优化其设计尺寸与功能[2]。

同时，PetaLinux也是一款完整的Linux发行版及开发环境，适用于基于FPGA的片上系统(SoC)设计。PetaLinux包含预配置二进制可引导映像、面向赛灵思器件的完全可定制Linux

以及配套提供的PetaLinux软件开发套件(SDK)[3]。其中SDK包括用于自动完成配置、构建和部署过程中各种复杂工作的工具和实用程序。赛灵思提供可免费下载的PetaLinux开发包，其中包括针对各种赛灵思FGPA开发套件而设计的硬件参考项目。同时包含在内的还有适用于赛灵思FPGA的内核配置实用程序、交叉编译器等软件工具、硬件设计创建工具以及大量其它设计辅助功能。

据报道，Xilkernel 的性能优于μClinux[4]，而PetaLinux的性能又优于Xilkernel
[5]。由于这个原因，特别是由于已针对我们赛灵思目标板提供的软件包原因，我们为我们的项目选择了PetaLinux。移植PetaLinux的另一大优势是用户可以轻松实现远程编程。这就意味着用户可使用远程接入方式，通过远程登录，采用新的配置文件(或比特流文件)加载FPGA目标板。

有两种方法可以创建用于构建PetaLinux系统的软件平台：在Linux终端上使用PetaLinux命令或通过下拉菜单使用GUI。

开始安装

下面详细介绍我们项目团队安装PetaLinux的方法。第一步，我们下载了PetaLinux软件包12.12版以及用于Kintex-7目标板的电路板支持包(BSP)。然后运行了PetaLinux
SDK安装程序，并在控制台上使用下列命令把SDK安装到了/opt/Petalinux-v12.12-final目录下：

@ cd /opt

@ cd /opt/PetaLinux -v12.12-final-full.tar.gz

@ tar zxf PetaLinux-v12.12-final-full.tar.gz

随后，我们把从赛灵思网站获得的PetaLinux SDK许可证复制并拷贝到.xilinx和.Petalogix文件夹中。接下来，我们使用下列命令获取适当设置，设置了SDK的工作环境：

@ cd /opt/PetaLinux-v12.12-final

@ source settings.sh

为验证工作环境是否设置正确，我们使用了以下命令：

@ echo $PETALINUX

如果环境设置正确，将显示PetaLinux的安装路径。在本案例中，PetaLinux的安装路径是 /opt/PetaLinux-v12.12-final。

② 如何学习嵌入式

作者：匿名用户
链接：https://www.hu.com/question/19688487/answer/32217959
来源：知乎
着作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

学习嵌入式系统，首先应该明确什么是嵌入式系统，否则费力去学，却不知所学为何物，岂不惘然？嵌入式系统的定义很多，这也是困扰嵌入式系统学习的一个因素。笔者根据自己开发和教学过程中的理解，以及对各种嵌入式系统的应用进行总结，提出了嵌入式系统的简单定义：嵌入式系统是嵌入式计算机系统的简称，这个定义突出嵌入式计算机系统和普通计算机系统的共性。下表列出了嵌入式系统的一些典型的应用：
智能机器人（S D R 4，火星登陆车）
娱乐和消费电子（Gameboy Advance，SonyPSP）
网络通信产品（Smartphone）
军用设备（军用PDA ）
汽车（车载导航，自动驾驶，娱乐系统）
智能仪器（虚拟仪器）
安全防护（防火，防盗）
环境保护（探空气球）
银行和商业消费（ATM）
以火星登陆车为例来分析一下嵌入式系统的定义。火星登陆车虽然听起来感觉在技术上有些高不可测，但是本质就是嵌入式计算机系统的应用，其核心就是一个计算机系统，而这个计算机系统的组成同传统的计算机系统在本质上没有什么差别。两者的显着不同之处就在于，用于火星登陆车的计算机系统被安装到了火星登陆车上。当然，一个计算机系统能够被安装在火星登陆车上，是需要进行很多特殊设计的。但是从本质上讲，嵌入式系统的核心概念还在计算机系统。嵌入式系统学习的重点也在计算机系统上。一方面，学习者需要牢固掌握计算机系统本身的概念，更重要的是学习嵌入系统的开发过程同传统计算机系统开发过程的差别。这里需要指出的是，很多学习者本来就没有从事过完整计算机系统的开发，高校的教学是以程序设计为中心的，计算机系统的构成，操作系统的原理，编程语言等课程都是为了能够让学生更好的使用计算机系统进行程序设计，在现有的计算平台上来设计实现各种应用，学生一般没有机会学习一个完整的计算机系统是如何构建，并亲身参与到构建的每一个过程。而对于嵌入式系统而言，从事平台开发的人就是要亲自去开发出一个完整的计算机系统，这个过程包括
1. 需求分析
2 硬件设计
3 驱动程序
4 Bootloader & BSP （板级支持包）
5 操作系统的移植
6 应用程序的开发
7 性能检查
嵌入式系统教学的目的就是教会学生如何根据需求去建立满足某种特殊行业需求的嵌入式计算机系统。让学生学会如何构件硬件平台，进行硬件设计，选择能够满足应用要求的最佳的嵌入式操作系统，并完成Bootloader，BSP和驱动程序的编写，移植，调试等过程。为了满足行业需求，最终要在所建立的系统上编写调试相应的应用程序，并进行性能的测试和检查。

你是谁,你需要学习哪些东西？
如果你的工作只是需要在PC 机上编写一个图片浏览程序，那么你就没有必要去了解当系统收到一个ARP请求包后应该如何回应。同样的道理，嵌入式系统的学习也是有很多方面的。就嵌入式系统的设计和实现而言，基本上需要四种不同的工作：系统设计工作，硬件设计工作，驱动程序和操作系统移植工作和应用程序设计开发工作。
1.系统设计工作
在系统的设计阶段，系统分析师将根据需求确定系统的硬件的基本构成，根据系统的需求选择使用那种处理器，使用哪种操作系统，使用那些软件开发工具。系统分析师往往是较为完整的参与过嵌入式系统设计的全过程，对于系统应用的行业较为了解，对于嵌入式系统本身的开发流程十分清楚的人。
2.硬件设计工作

系统硬件设计人员需要根据系统分析师的设计结果，进行硬件原理图的设计。通常需要硬件设计人员熟悉嵌入式系统的硬件构成。硬件设计人员需要了解常用的嵌入式系统处理器，存储器（Flash，SDRAM），以太网MAC芯片，音频/视频编解码芯片，电源管理芯片，总线接口电路 (USB,PCI)，液晶显示模块，可编程逻辑器件(FPGA/CPLD)，无线网络通信模块(Bluetooth,WLAN,GPRS)等硬件电路构成元素的基本工作原理，连接使用方法，使用注意事项，基本调试方法等内容。在网络上能找到很多公司的评估板的原理图，对于这些原理图要仔细研究，摸清处理器同存储器，网卡，液晶模块等器件的连接方法和原因。通过对这些电路的研究，能够较快地了解整个嵌入式系统的构成，这些电路同实际产品中的电路虽有一定差别的，特别是对于手持设备，但这些差别不影响初学者学习嵌入式系统的硬件设计基本构成。
以上这些知识，往往需要较长时间的学习和积累，需要亲自参与实践的机会。对于刚刚接触嵌入式系统硬件开发的学生来讲，一般不可能全部了解这些知识，但也不会是通通一无所知。笔者结合自己开发和教学的经验认为：首先应该选定一款主流且较为简单的嵌入式系统处理器，比如基于ARM7TDMI 内核的AT91M40800,S3C44B0 等嵌入式系统处理器，学习32 位RISC处理器的编程模型，指令集。高校教学中，单片计算机课程一般以8051系列单片为核心讲解，由于现代32位处理器的结构和开发方式同8位单片机有着较大的差别，学习者还是需要花一点力气来研究以下32位处理器的。以ARM处理器为例，学习者就需要理解处理器的多种工作模式，备份寄存器，RISC 指令集的特点，MMU 和虚拟地址，中断处理过程等内容。在学习指令集的过程中，最好能够每学习几条指令，就使用这几条指令在模拟器上实验以下，观察处理器执行的结果。这个过程一方面是学习者对于指令本身的学习能够取得一个比较好的效果，另外也是对开发工具本身的一种学习。接着，就可以开始学习片上资源的使用和配置方法。这时就需要一个方便使用的开发板，学习者能够通过JTAG仿真器将开发板同调试PC机相连，进行程序的下载，调试。特别是要仔细研究系统的初始化过程和中断处理的过程。在开发过程中如果遇到问题，应自己分析问题产生的原因，通过分析缩小问题可能产生的范围，最终找到问题的所在。最重要的就是要保持一种解决问题的信心，面对困难如何处理，往往能够决定最终系统是否能够调试成功。然后，学习者可以开始仔细学习处理器同存储器的连接，存储空间的配置，各种外扩器件，如网卡，AC97声卡的工作原理和使用方法。嵌入式系统硬件设计中往往需要使用可编程器件，学习者还需要一定的时间来学习使用常用的可编程器件（CP L D / F P G A），常用的有Xilinx和Altera公司的产品。进行系统硬件原理图设计，就需要使用原理图设计的EDA工具，常用的EDA 原理图设计工具主要包括Cadence公司的Capture，Protel公司的Protel99SE等。接下来就可以参照评估板的电路图，根据系统的设计要求，开始进行原理图的绘制了。在原理图绘制过程中，一定要搞清评估板电路连接的原因，对于一时没有搞清楚的问题切不可蒙混过关。例如，有些处理器的地址线是以字节位单位的，而另一些处理器的地址线则是以两个字节为单位的，当连接16位的存储器的时候，切不可想当然的把处理器的A 0 直接连接到存储器的A 0 上面。另外，学生还应具有一定的PCB板图绘制能力，因为在现阶段，很多公司还不能完全把原理图的设计工作和PCB 的绘制工作分开，往往要求硬件设计人员既能进行原理图设计又能进行板图设计。即使是PCB设计和原理图设计分开的公司，也需要原理图设计者能为PCB 的设计者对于不同的信号提出布板要求。
3.驱动程序和操作系统移植工作
现代嵌入式系统的开发同传统8位单片机系统的开发相比，一个显着的区别就是嵌入式操作系统的广泛使用。在拿到焊接完毕的电路板，并进行基本的测试后，就要进行驱动程序和操作系统的移植工作了。首先要进行的Bootloader的编写和移植工作。Bootloader相当于PC系统的BIOS。对于有些嵌入式操作系统，如uc/OSII没有bootloader同样可以开发调试。但是对于WindowsCE和嵌入式linux系统而言Bootloader就是必须的了。本文以Windows CE 为例，做一个简要的说明。
Windows CE 系统的移植工作主要就是BSP（板级支持包）的开发过程。BSP将具体的硬件差异同操作系统的核心隔离开来，主要由Bootloaer ，OAL（OEMAbstraction Layer）和设备驱动程序三部分组成。WindowsCE系统中Bootloader叫做Eboot。Eboot被写入系统的引导Flash。系统启动时运行Eboot，完成通过网卡将调试PC 机中WindowsCE 操作系统映像下载到目标系统的SDRAM中并开始执行的功能。对于一个系统移植人员，首先需要阅读文档，了解WindowsCE系统Bootloader和BSP的基本概念和开发过程。（呵，还要做这工作啊，我还没想到（初学^_^））Windows CE的开发系统Platform Builder提供了详细的文档和例程，开发人员需要仔细的阅读文档和例程。搞清楚各个函数之间的调用关系。在开发过程中的一个重要的步骤就是打通串口，使得目标板能够通过PC机串口向调试PC 机发送数据。由于ARM系统的仿真器比较昂贵，而且操作系统的调试往往不使用JTAG调试器进行单步调试。所以能从串口观察程序的执行过程和结果对于调试就显得十分重要了。串口打通之后一个比较棘手的问题就是网卡芯片的调试。刚刚接触嵌入式系统开发的人往往没有直接在寄存器级上使用网卡芯片的经验，而网卡芯片的说明一般都较为简短，这就要求开发者学习一些以太网的基础知识，对以太网的MAC 层有一个基本的认识。另外，各种网络调试（抓包）工具的使用也能大大降低系统调试的难度。系统的OAL需要根据具体硬件的不同做出相应的修改，这个部分可参照文档进行，在调试过程中根据串口的信息分析出错的地方。要充分发挥跨文件字符串搜索工具的功能，在浩如烟海的源文件中找到出错的位置。当然，随着开发者对系统文件目录结构的熟悉和了解，错误定位的速度会不断加快。WindowsCE 的驱动程序相对而言是比较好写的。
4.应用程序的开发
嵌入式系统的应用程序开发同在PC 机上开发应用程序的区别不是很大。对于Windows CE系统而言，Microsoft已经提供了较为完善的开发工具。特别是.NET Compact work的使用，使得基于Windows CE.NETCompactwork的应用程序有了跨平台性。开发人员可以使用Windows 的C# 语言直接在PC 上进行http://CE.NET应用程序的开发和模拟调试，也可将目标系统同PC 机相连，进行联机调试。现在有很多系统支持J2ME(JAVA的嵌入式系统版本) ，这使得JAVA 在嵌入式系统应用开发中占有较大的优势。另外，作为专业的嵌入式系统软件开发人员，还需要充分了解面向对象技术和设计模式等方面的知识，当然作为初学者可以先不深入研究这方面的内容。
常用嵌入式系统处理器和操作系统
处理器
常用嵌入式系统处理器主要包括ARM 处理器，Power PC 处理器，基于MIPS 内核的嵌入式处理器，软核处理器（如Altera 的Nios和Xilinx的MicroBlaze等）和DSP（数字信号处理器）等。
ARM 处理器的主要特点是具有较高的性能功耗比。ARM处理器被广泛的应用在手机，PDA等领域，其中较为着名的有Intel 公司生产的基于ARM 内核的XScale系列处理器。由于所有公司生产的基于ARM内核的处理器具有相同的编程模型，在手持和电池供电的系统中，基于ARM的嵌入式系统处理器往往被首先选用。PowerPC（简称PPC）处理器具有较强的运算性能和数据吞吐能力，在网络和数据通信领域基于PPC的嵌入式系统处理器有着广泛的应用。其中Motorola公司生产的MPC860/MPC8260被大量地应用在嵌入式网络产品中。MIPS 处理器的特点表现在十分强大的处理能力上。作为高性能处理器，MIPS处理器适用于网络、企业及高级消费类电子应用，特别是在机顶盒系统中，MIPS处理器具有较高的市场占有率。随着可编程器件的规模不断扩大，使得人们能够根据需要定制处理器，并方便的将针对某种特殊应用定制的处理器方便的在可编程器件内部实现。除了处理器外，计算机系统还需要许多其他构成部分，比如在多通道媒体数据处理系统中，经常需要使用可编程器件来实现高速的数据处理功能，使用软核DSP来实现复杂的数字信号处理算法，同时还需要处理器进行事务处理，软核处理器将可编程器件，DSP同处理器结合在一起，为系统级设计提供了极大的灵活性。DSP（数字信号处理器）有别于通用处理器，集中表现在其强大的数字信号处理能力上。在DSP 内部提供了硬件乘累加器，处理器在设计上对于特殊的寻址方式做了优化，一些DSP 还支持零耗循环（Zero OverheadLoop）。为了方便嵌入式系统设计，主流DSP 一般也都提供了丰富的外设。特别值得一提的是ADI 公司的Blackfin 系列DSP和TI 公司的DM64X系列DSP，两种处理器都提供了丰富的片上外设，非常适用嵌入式系统应用。
操作系统
http://WindowCE.NET/5.0
作为Microsoft的产品，WindowCE.NE/5.0提供了功能完备的平台开发工具Platform Builder和应用开发工具Embedded Visual C++/Visual Studio 2003。WindowsCE由于拥有广大使用者所熟悉的windows界面，系统提供了众多驱动程序，并且有完备的文档支持。对于应用开发而言，熟悉Windows系统开发的程序员很容易转到WindowsCE 应用程序的开发。Windows CE将会是一个非常有前途的嵌入式操作系统。
VxWorks
VxWorks是由Windriver（风河）公司出品的嵌入式实时操作系统，大名鼎鼎的火星登陆车就是使用了VxWorks。Windriver为VxWorks提供了集成开发环境tornado。
υC/OSII
υC/OS是由Jean Labrosse设计编写的开放源代码的嵌入式实时操作系统，笔者最早接触的嵌入式操作系统就是它。阅读并深入理解υC/OS的源代码对于理解实时系统是大有裨益的。
ARM Linux
ARM linux是由Russell King和其他开发者开发移植的用于ARM 处理器的linux操作系统。ARM Linux系统在GNU GPL下发布。
υCLinux
υClinux 是适用于没有MMU 的嵌入式处理的LinuxOS 版本。υ Clinux 同样在GNU GPL发布。
嵌入式系统开发过程中的常见问题和解决方法
Bootloader如何写入Flash ？
初学者一般都会遇到如何将程序写入处理器的问题。对于不同的处理器，可以采用不同的方法。例如Intel的Xscale处理器可以使用Intel公司提供的JFlash工具烧写。对于具有JTAG调试工具软件的处理器，可以使用如下思路：编写一段程序，这段程序能将位于SDRAM/SRAM 固定地址中的数据写入Flash中。烧写时，首先，将这段软件下载到SDRAM 中，然后通过调试软件将要写入Flash的数据下载到SDRAM/SRAM的某个固定地址开始的缓冲区，然后通过调试器开始执行程序，将数据写入Flash。除此以外，网络上还提供了很多专用的写Flash的工具，开发者可以根据自己的需要选用。(现在明白了我在学的那个BF533为什么先下个flashProgramer.dxe先了)
什么是arm-elf-gcc？
arm-elf-gcc是一个交叉C语言编译器。我们在PC平台下编译程序，编译器运行的处理器同生成的代码将要运行的处理器相同。但是，在PC
机上编译ARM程序时，编译器运行的处理器同生成的代码运行的处理器不同，这种编译器叫做交叉编译器。其中的elf是指编译器生成的目标文件格式。(其实我们平时用的单片机编译器如GCC—AVR等已是交叉编译器了，我到现在才弄清楚什么是交叉编译器)
走了哪条编译路径？
系统程序和驱动程序往往包含很多的编译选项，很多选项都是在编译时通过命令行定义的，如果想知道编译的是那一段程序可以使用如下的方法：
#ifdef PLAT_AAA
#error Code for Platform AAA
#else
#error Code NOT for Platform AAA
#endif
这样在编译的时候就知道，编译的是哪一条路经了。对于支持#pragma message( “I am here”)的编译器也可使用#pragma message预编译指令。
我怎么知道那段代码在那个文件中？
系统编程中经常需要使用在多个文件中搜索字符串，在windows平台下可以使用平台提供的多文件字符串搜索工具。在linux平台下，可以使用grep来搜索字符串。Grep的搜索功能十分强大，支持正则表达式搜索，熟练使用grep对于阅读系统和驱动程序代码是很有帮助的。
系统是从那个文件开始运行的？
对于Windows CE系统，一般从WINCE420\PLATFORM\YourPlatform\KERNEL\HAL目录的某个汇编文件中。对于Linux系统版本不同会存在一定差异，以arm处理器为例，一般会在linux2.4.x\arch\arm\kernel的head-armv.S中。
程序执行到了那里？
可以在程序中插入如下代码来实现
printf( “I am here %s, %d\n”,__FILE__,__LINE__);
代码将打出printf语句所在的文件名和行号。
推荐书目
Jean J.Labrosse MicroC/OS-II The Real-TimeKernel,Second Edition这本书是笔者接触嵌入式实时系统的入门书，在国内能够买到中文版。这本书较为清楚地讲述了实时系统的概念，各个组成部分的工作原理，特别是公开了实时系统内核的源代码，仔细研究定会受益匪浅。有个小的提示，对于初学者，这本书可以先不看第一章，直接从第二章看起。
Abraham Silberschatz, Peter Baer Galvin,GregGagne Operating System Concepts笔者在教学过程中发现，无论是计算机还是电子工程专业都有很多学生对于操作系统的基本概念都没有搞清，很少有学生有完整的系统编程经验。Operating System Concepts这本书对操作系统的概念讲述只能用经典来形容。对于嵌入式系统有兴趣深入研究的同学，首先要把基础打好，这本书就成了必读之物了。
Andrew S. Tanenbaum Computer Networks 提起Andrew S. Tanenbaum 学习计算机的同学一定都知道OPERATINGSYSTEMs:Designand
Implementation这本书，笔者对于Tanenbaum这样的教授由衷佩服。网络协议栈是嵌入式系统中的支柱性组成部分。愿意致力于网络深层技术研究的同学，这本书将为你们建立一个坚实的网络基础。
Karim Yaghmour Building Embedded Linux Systems本书详尽的介绍了嵌入式linux系统的组成，基本概念和如何去建立各个部分。全书篇幅较小，可谓短小精悍。即可以作为嵌入式linux系统的入门读物，又是开发过程各个部分的指南。
Advanced RISC Machines Ltd (ARM) ARM7 TDMI DataSheet Advanced RISC Machines Ltd (ARM) ARM920TTechnical Reference Manual学习嵌入式系统不了解当前应用最广泛的嵌入式处理器怎么行？ARM7 TDMI 的 data sheet是学习ARM编程模型，指令集的好东西。在嵌入式系统中，MMU（内存管理单元）是很重要的部分，又是较难理解和掌握的部分。ARM920TTechnical Reference Manual 正好可以帮你讲解这方面的内容。
Perter Van Der LinDen Expert C Programming嵌入式系统级编程最常用的语言还是C 。很多同学都自认为自己的C语言学的很好，那好，就看看这本书吧，找找自己和Experts差距。
嵌入式开发与桌面开发既有不同，又有非常大的联系，而且十分注重实际操作能力。搞桌面开发的人在一开始接触嵌入式的时候，通常转换不过来，这主要体现在定位上。如文中所说，你是谁，你要做什么？我对硬件的了解仅限于编程领域，PCB设计一窍不通，但并不能说你不懂硬件就不能从事嵌入式开发。一个系统的开发设计方方面面，在自己感兴趣和熟悉的领域做出自己的贡献才是最主要的。
1。硬件设计: 需要有硬件设计的经验，对各种嵌入式器件有很好的了解。
2。系统移植：需要汇编经验，操作系统原理以及底层驱动的了解
3。应用程序：需要桌面编程经验

③ 目前来看,嵌入式Linux和FPGA选哪个前景更好

嵌入式Linux前景好。

在有些人眼里，到处都是坑：工作时坑，生活是坑，感情是坑，甚至连人生都是坑，这些人就是大自然负能量的搬运工。回到正题，FPGA和嵌入式是不是坑，要看你在这里能收获什么，如果工作内容你喜欢、收入达到了你期望的范围、工作能给你带来满满的成就感，这样的坑就是待在里面也是坑主啊，有什么不好？

我个人觉得目前FPGA就业面比较窄，机会没有嵌入式多，但这几年FPGA的应用面也越来越广，机会也会越来越多吧。我自己不做嵌入式，但是公司内部做嵌入式的人数是远多于做FPGA的，从就业可选择性上来说，嵌入式更好找工作。至于工资这个和公司、个人能力挂钩，不好罔评。

从编程语言的角度说，工作难度FPGA应该大于嵌入式，FPGA成熟的路走的应该会慢些。这里有语言的问题，有FPGA论坛支持度不够的问题，也有FPGA对应硬件实现的问题。

④ 从底层硬件到上层应用，嵌入式软件的开发可以分为哪几类

从底层硬件到上层应用，嵌入式软件的开发可以分为以下三类：

1、嵌入式操作系统开发

嵌入式操作系统EOS（Embedded Operating System）是一种被广泛使用的系统软件。过去，它主要用于工业控制和国防系统领域。 EOS负责分配和调度嵌入式系统的所有软件和硬件资源，控制和协调并发活动。

它必须体现其所在系统的特征，并能够通过加载和卸载某些模块来实现系统所需的功能。嵌入式操作系统通常以商业操作为主。自1980年代以来，商业嵌入式操作系统已开始蓬勃发展。

2、嵌入式支撑软件开发

支撑软件是用于帮助和支撑软件开发的软件，通常包括数据库和开发工具，其中数据库是最重要的。随着移动通信技术的进步，人们对移动数据处理提出了更高的要求。嵌入式数据库技术已受到学术，工业，军事和民用领域的关注。

嵌入式移动数据库或简称为移动数据库（EMDBS）是支持移动计算或特定计算模型的数据库管理系统。数据库系统与操作系统和特定的应用程序集成在一起，并在各种智能嵌入式设备或移动设备上运行。

3、 嵌入式应用软件开发

嵌入式应用软件是针对特定应用领域，基于某一固定的硬件平台，用来达到用户预期目标的计算机软件。由于用户任务可能有时间和精度上的要求，因此有些嵌入式应用软件需要特定嵌入式操作系统的支持。

嵌入式应用软件和普通应用软件有一定的区别，它不仅要求其准确性、安全性和稳定性等方面能够满足实际应用的需要，而且还要尽可能地进行优化，以减少对系统资源的消耗，降低硬件成本。

(4)pcl交叉编译fpga扩展阅读：

嵌入式软件开发的特点：

近年来，随着计算机技术的迅猛发展，基于通信技术的信息技术以及Internet的广泛应用，传统的控制学科正在发生变化，并出现了许多新的增长点。

嵌入式系统涉及系统的最低层，芯片层的信息处理和控制。从某种意义上说，理解和控制这些“微观”世界是控制的真正目的。就设计思想和总体架构而言，通常意义上的嵌入式系统和控制系统之间存在许多差异。

在嵌入式系统和开发环境方面，仍然存在许多仍在研究和开发中的问题，例如嵌入式系统的硬件和软件协同设计方法；多目标、多任务微内核嵌入式操作系统；分布式嵌入式系统实时问题，分布式计算，分布式信息交互和综合处理；嵌入式系统的多目标交叉编译和调试工具的研究等。

⑤ 请教各位高手 关于基于FPGA的IP核设计问题

是需要在设计前期就尽可能考虑进去的。 1.ip 核的接口选择 从通用性较好的 着名ip核接口中选一个 altera的avalon atlantic ，xilinx的locallink arm的amba hba 等等 此外还有一些公开的标准 wishbone 。一些通用性很好的标准如，uart spi hpi i2c pci 等等。 从里面选取尽可能简单并且通用性好的能满足设计吞吐量的接口类型，此外还要考虑你的ip的应用背景等等，尽可能地接口用户的需求。 个人感觉接口的选择相当的令人头疼，既要通用性 又要好用。。。。 偶们设计的一个ip核（基于xilinx fpga的）选了locallink 接口。 2。ip 核的验证 在什么厂家和型号的fpga上验证ip核，验证方案 3。ip核的可重配置 4。ip核的约束。 如果全局约束不能搞定设计（在设计的系统频率较高的时候），跟很器件结构相关性强的非全局约束（如指定slice的位置，ram的位置 等等）不能使用。其实这个应该归到上一条，但是比较容易被忽略，所以单独列出来。 5。ip核的coding style。 做一般的fpga设计的时候，推崇直接例化fpga厂家提供的ip核，原因是他们的ip核能最好地适应他们的fpga，能达到最好的性能。 但是做ip核，如果你的设计里使用了fpga厂家提供的ip核可以很快节省很多设计时间，在fpga上跑起来的效果也稳定些。但是使用了人家的ip的话会有知识产权的问题。另外也会对可重用性有些影响。例如，你的ip在xilinx v2的fpga上验证通过 而且运行得也很好，但是换到v5的fpga上仿真都可能过不去。原因太复杂了，有器件的原因，也有fpga开发软件的问题。 6 ip核的开发方式 到目前为止还没有听说有专门的ip核开发工具，一般都是使用fpga的开发工具来进行的。
oulong (2007-4-20 13:48:00)
谢谢版主的指点 还有一些问题 你做过基于xilinx FPGA的IP设计？？ 是不是基于FPGA的IP设计可以基本不考虑IP的可测试性设计呢－－不同于ASIC 还有就是具体标准应该如何制定，你有啥好的资料给推荐一下行不 我怕自己弄出来不伦不类～～～ 关于总线接口我可能会用IBM的coreconnect总线吧 关于设计工具，这个也还没有考虑 ISE好像集成有整个IP设计的工具是选择它来设计么 还是用其他的syplicity或synopsys的？？
wice3 (2007-4-20 18:01:06)
偶觉得先xilinx的开发工具好一些。xilinx 有一个ip core打包工具—— ip capture ，可以让用户方便快捷地生成自己的ip core。一方面实现了设计的复用，以方面保护了用户的知识产权
watercon (2007-5-12 22:09:38)
建议xilinx，有很多ip核可以用
panwei3000 (2008-6-01 22:46:15)
好帖子。关注定一个
ylz24385 (2008-6-02 10:02:04)
好帖子，先顶一下。
forlorm (2008-6-02 11:05:43)
作为IP核开发的话 最好是支持多个片上总线，如AHB/APB, WISHBONE等，然后用ifdef进行宏定义 我没有做过FPGA的，不过IP核的功能验证很重要，最好能有随机测试和覆盖率报告
gaopeng828 (2008-7-07 18:19:54)
不过如果是小波变换这里的数据流的IP，感觉你做在系统里，还是作为硬件加速器。这都会导致你的IP接口的不同。
caowenxue (2008-7-14 15:07:45)

zhaoweihu (2009-2-23 20:06:19)
俺也在做wishbone总线的ip核设计
terranp (2009-2-23 20:49:04)
好问题，关注中！
pclnba (2009-2-26 17:29:12)
好东东，先顶一下
imcsh (2009-2-27 00:09:46)
用过altera核xilinx的ip核 都提供了可配置的很多选项 要做个ip核可不是那么容易的
freyou (2009-2-27 10:46:29)
先顶一下。
syd613 (2009-3-07 22:32:48)
很有帮助。
大龄青年 (2009-3-08 16:01:11)
版主厉害。赞一个
jiangyanhyhy (2009-8-18 20:40:32)
好东西,可呵
junjean (2013-6-20 17:08:37)
我也是一名研究生，也正在做IP核，一起可以互相学习

⑥ 怎么把opencv移植到FPGA上

第一步肯定是下载opencv的源码包了，在opencv的官网上下载
第二步已经做好的交叉编译环境。
第三步下载安装cmake root权限下apt-get install cmake cmake-curses-gui
第四步解压源码包 tar -xvjf Opencv-2.3.1.tar.bz2 -C /home/xzy

⑦ SSOP SOP DIP QFN,BGA,FPGA,等包封类型有什么区别

LZ好，1、BGA(ball grid array)
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有
可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ， 由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为
GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier)
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。
8、COB(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
9、DFP(al flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(al in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).
11、DIL(al in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
12、DIP(al in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(al small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
14、DICP(al tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机 械工 业)会标准规定，将DICP 命名为DTP。
15、DIP(al tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
17、flip-chip
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。
20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。
26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
28、L－QUAD
陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip mole)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。
MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的，但成本也高。
30、MFP(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
32、MQUAD(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
33、MSP(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
35、P－(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
38、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
39、PGA(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PG A。 另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。
40、piggy back
驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是 定制 品，市场上不怎么流通。
41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ， 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P －LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出 J 形引 脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
45、QFJ(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。
材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。
46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多，一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外， 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂 保护 环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。
48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
49、QIC(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
50、QIP(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。
52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。
53、QUIL(quad in-line)
QUIP 的别称(见QUIP)。
54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。
55、SDIP (shrink al in-line package)
收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，
因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
56、SH－DIP(shrink al in-line package)
同SDIP。部分半导体厂家采用的名称。
57、SIL(single in-line)
SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
58、SIMM(single in-line memory mole)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30～40％的DRAM 都装配在SIMM 里。
59、SIP(single in-line package)
单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
60、SK－DIP(skinny al in-line package)
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。
61、SL－DIP(slim al in-line package)
DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
62、SMD(surface mount devices)
表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
63、SO(small out-line)
SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
64、SOI(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。
65、SOIC(small out-line integrated circuit)
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
66、SOJ(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此 得名。 通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM )。
67、SQL(Small Out-Line L-leaded package)
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
68、SONF(Small Out-Line Non-Fin)
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
69、SOF(small Out-Line package)
小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8 ～44。
另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
70、SOW (Small Outline Package(Wide-Jype))
宽体SOP。部分半导体厂家采用的名称。 19269希望对你有帮助！