protel电路图后不能编译

❶ 在protel里画好了原理图，然后芯片89c51是我自己封装的。编译也没显示哪有错，就是在执行更新PCB之后出错

看起来你的原理图元件的管脚定义与封装中的管脚定义不匹配，比如一个二极管，在你的原理图中的两个管脚叫1和2，而在封装之中叫A和K，那这个时候原理图与PCB的封装对不上它就会报这个错，或者你在画元件时管脚命名有重复的，或者是你的封装选择有误，建议你再好好检查一下

❷ protel dxp编译原理图文件是出错了，问题如下图，接线肯定没问题。

原理图和pcb都是自己画的，而且你也没说要啥的原理图啊...pcb都是根据原理图生城的，，，建议你去买本dxp的书仔细看看，从头学起。。。

❸ 用Protel DXP编译原理图时，出现好多错误，提示signal with no driver

没关系的，你可以无视它，或者双击报错的引脚，把它的i/o属性改成passive。

❹ 在protel2004中当编译原理图时，老是有错误（导线连接有问题，重画了也不行，说是“没有驱动信号”）

我在实际操作中，也会遇到这样的问题，我想可能是编译原理图时，会对原理图的信号完整性进行分析，而原理图信号是否完整对制作PCB并不影响（前提是原理图本身是正确的），所以我一般不再通过编译原理图来看原理图是否有错，而是在装载元件封装和网络到PCB时，只要不提示有错，就能做出正确的PCB来。
另外，提示一个容易被我们忽视的问题：在画原理图时，不注意查看原理图元件符号的引脚和PCB封装的引脚是否对应。请你也查看一下，排除这种错误。
若不是以上问题，你可以将你的原理图文件传到我的QQ邮箱：[email protected]，我查看了你的原理图后，看能否为你解决问题。

我查看了你发来的原理图，这可不是没有驱动信号，二是原理图中的元件的标识符有重复，比如有两个R?，两个C？，系统在生成网络时可就没法了，另外，两处电源都应是+5V吧，若一个标VCC一个标+5V，系统就会认为你是两个电源，于是就生成两个电源网络，布出两条电源导线。

❺ 再画protel电路图完成后系统为什么不能编译，用的是Altium Designer 6.9

是在画好的基础上在原理图修改后编译的吧，你要重新建一个工程，再把原来的PCB放进去，编译就可以了。

❻ protel 原理图完成无法编译

无法编译会有提示的，查看报告。
一般是使用了非正规的元件，元件引线和电路导线没有连接上，网络标号错误等

❼ 为什么我的protel DXP2004无法对原理图进行编译

有没有新建工程，在工程里编译

❽ protel中编译是错误怎么改

Error Reporting 错误报告 A：Violations Associated with Buses 有关总线电气错误的各类型（共 12 项） ◆bus indices out of range 总线分支索引超出范围 ◆Bus range syntax errors 总线范围的语法错误 ◆Illegal bus range values 非法的总线范围值 ◆Illegal bus definitions 定义的总线非法 ◆Mismatched bus label ordering 总线分支网络标号错误排序 ◆Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线 ◆Mismatched bus widths 总线宽度错误 ◆Mismatched bus section index ordering 总线范围值表达错误 ◆Mismatched electrical types on bus 总线上错误的电气类型 ◆Mismatched generics on bus (first index) 总线范围值的首位错误 ◆Mismatched generics on bus (second index) 总线范围值末位错误 ◆Mixed generics and numeric bus labeling 总线命名规则错误 B：Violations Associated Components 有关元件符号电气错误（共 20 项） ◆Component Implementations with plicate pins usage 元件管脚在原理图中 重复被使用 ◆Component Implementations with invalid pin mappings 元件管脚在应用中和 PCB 封装中的焊盘不符 ◆Component Implementations with missing pins in sequence 元件管脚的序 号出现序号丢失 ◆Component contaning plicate sub-parts 元件中出现了重复的子部分 ◆Component with plicate Implementations 元件被重复使用 ◆Component with plicate pins 元件中有重复的管脚 ◆Duplicate component models 一个元件被定义多种重复模型 ◆Duplicate part designators 元件中出现标示号重复的部分 ◆Errors in component model parameters 元件模型中出现错误的的参数 ◆Extra pin found in component display mode 多余的管脚在元件上显示 ◆Mismatched hidden pin component 元件隐藏管脚的连接不匹配 ◆Mismatched pin visibility 管脚的可视性不匹配 ◆Missing component model parameters 元件模型参数丢失 ◆Missing component models 元件模型丢失 ◆Missing component models in model files 元件模型不能在模型文件中找到 ◆Missing pin found in component display mode 不见的管脚在元件上显示 ◆Models found in different model locations 元件模型在未知的路径中找到 ◆Sheet symbol with plicate entries 方框电路图中出现重复的端口 ◆Un-designated parts requiring annotation 未标记的部分需要自动标号 ◆Unused sub-part in component 元件中某个部分未使用 C：violations associated with document 相关的文档电气错误（共 10 项） 1、conflicting constraints 约束不一致的 2、plicate sheet symbol name 层次原理图中使用了重复的方框电路图 3、plicate sheet numbers 重复的原理图图纸序号 4、missing child sheet for sheet symbol 方框图没有对应的子电路图 5、missing configuration target 缺少配置对象 6、missing sub-project sheet for component 元件丢失子项目 7、multiple configuration targets 无效的配置对象 8、multiple top-level document 无效的顶层文件 9、port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理 图上的端口 10、sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图 中没有对应端口 D：violations associated with nets 有关网络电气错误（共 19 项） 1、adding hidden net to sheet 原理图中出现隐藏网络 2、adding items from hidden net to net 在隐藏网络中添加对象到已有网络中 3、auto-assigned ports to device pins 自动分配端口到设备引脚 4、plicate nets 原理图中出现重名的网络 5、floating net labels 原理图中有悬空的网络标签 6、global power-objects scope changes 全局的电源符号错误 7、net parameters with no name 网络属性中缺少名称 8、net parameters with no value 网络属性中缺少赋值 9、nets containing floating input pins 网络包括悬空的输入引脚 10、nets with multiple names 同一个网络被附加多个网络名 11、nets with no driving source 网络中没有驱动 12、nets with only one pin 网络只连接一个引脚 13、nets with possible connection problems 网络可能有连接上的错误 14、signals with multiple drivers 重复的驱动信号 15、sheets containing plicate ports 原理图中包含重复的端口 16、signals with load 信号无负载 17、signals with drivers 信号无驱动 18、unconnected objects in net 网络中的元件出现未连接对象 19、unconnected wires 原理图中有没连接的导线 E：Violations associated with others 有关原理图的各种类型的错误(3 项) 1、No Error 无错误 2、Object not completely within sheet boundaries 原理图中的对象超出了图纸 边框 3、Off-grid object 原理图中的对象不在格点位置 F：Violations associated with parameters 有关参数错误的各种类型 1、same parameter containing different types 相同的参数出现在不同的模型中 2、same parameter containing different values 相同的参数出现了不同的取值 Ⅱ、Comparator 规则比较 A：Differences associated with components 原理图和 PCB 上有关的不同(共 16 项) ◆Changed channel class name 通道类名称变化 ◆Changed component class name 元件类名称变化 ◆Changed net class name 网络类名称变化 ◆Changed room definitions 区域定义的变化 ◆Changed Rule 设计规则的变化 ◆Channel classes with extra members 通道类出现了多余的成员 ◆Component classes with extra members 元件类出现了多余的成员 ◆Difference component 元件出现不同的描述 ◆Different designators 元件标示的改变 ◆Different library references 出现不同的元件参考库 ◆Different types 出现不同的标准 ◆Different footprints 元件封装的改变 ◆Extra channel classes 多余的通道类 ◆Extra component classes 多余的元件类 ◆Extra component 多余的元件 ◆Extra room definitions 多余的区域定义 B： Differences associated with nets 原理图和 PCB 上有关网络不同 （共 6 项） ◆Changed net name 网络名称出现改变 ◆Extra net classes 出现多余的网络类 ◆Extra nets 出现多余的网络 ◆Extra pins in nets 网络中出现多余的管脚 ◆Extra rules 网络中出现多余的设计规则 ◆Net class with Extra members 网络中出现多余的成员 C：Differences associated with parameters 原理图和 PCB 上有关的参数不同 （共 3 项） ◆Changed parameter types 改变参数类型 ◆Changed parameter value 改变参数的取值 ◆Object with extra parameter 对象出现多余的参数

❾ PROTEL画图的时候遇到无法编译的情况，点了编译什么信息都没。在system的message中也是一片空白！

应该是Protel软件的问题。