vivado并行编译

⑴ vivado编译之后出现svnthesis怎么办

在团队开发中很多情况都会出现，下面就来一个一个的讲解一下svn中的一下应用，以及遇到问题后如何解决。在Myeclipse中一定要有安装svn，可以在线安装也可以离线安装。
项目一定要是在svn中检出出来的，还有就是做过修改的，不管会别人修改的还是自己修改的，这样才能看出来有没有差别，然后右击项目找打Team的与资源库同步，这样就能进入同步的界面，我们就从这里开始分析。
在途中最重要的是要分析一下这个区域的东西。

分析：第一个图标是重新同步，如果在你同步的过程中还有人提交了文件，那么点击这个就会重新同步；第二：一个加号的那个是你自己有没有添加文件，如果有添加的文件上就会出现一个加号图标，减号也一样，如果你删除了文件上一样会出现一个减号的图。第三：蓝色的图标是别人提交的东西；第四：想右的灰色箭头是你要提交的东西或者是修改的东西；第五：如果是全部的；而第六个红色的箭头的是别人的东西和你提交的东西改到了同一个地方。
5
其实红色箭头是需要处理的，这是需要双击文件，如果在两个文件区域没有红色的区域那就可以直接更新，然后在提交，如果有红色的区域，你需要解决一下冲突，你可以把你写的东西换到其他的行中，这样就不会冲突了，也可以两个改的相通即可。

⑵ vivado取消runbackground

vivado取消runbackground
增量编译是VIVADO中的一项技术,即Incremental Compile,它是是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短编译时间。

⑶ vivado编译路径过长的问题怎么解决

error.log在nginx.conf里面重新指定，就固定设置在/tmp吧，linux基本都有的位置其它几个temp要在编译时指定，如--http-client-body-temp-path=/tmp/client_body_temp--http-proxy-temp-path=/tmp/proxy_temp--http-fastcgi-temp-path=/tmp/fastcgi_temp

⑷ 如何在VIVADO中编译仿真库

1、选择vivado菜单“Tools”——>“Compile Simulation Libraries...”命令。
2、在弹出的对话框中设置器件库编译参数，仿真工具“Simulator”选为ModelSim，语言“Language”、库“Library”、器件家族“Family”都为默认设置All（当然也可以根据自己的需求进行设置），然后在“Compiled library location”栏设置编译器件库的存放路径，这里选择新建的vivado2014_lib文件夹，此外在“Simulator executable path”栏设置Modelsim执行文件的路径，其他参数默认。
3、设置好参数后点击“Compile”按钮开始器件库的编译。
4、器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误。
5、打开vivado2014_lib文件夹，便可以看到已经产生了器件库。

⑸ vivado 修改了xdc文件需要重新编译综合吗

vivado 修改了xdc文件需要重新编译综合
Vivado Logic Analyzer的使用
chipscope中，通常有两种方法设置需要捕获的信号。
1.添加cdc文件，然后在网表中寻找并添加信号
2.添加ICON、ILA和VIO的IP Core
第一种方法，代码的修改量小，适当的保留设计的层级和网线名，图形化界面便于找到
需要捕获的信号。
第二种方法，对代码的改动量大一些，同时需要熟悉相关IP的设置，优点是，可以控制
ICON,并调用VIO。
与之类似，Vivado也有着两种方法进行设置。
1.在综合后的网表中寻找相关信号，右键点开菜单，然后设置mark debug
2.添加ILA，VIO的IP Core

第一种方法与chipscope的第一种方法极为类似：
1.都需要综合后才能设置；
2.都需要保留一定的设计层级或者网线名来便于寻找信号；
3.并非所有信号都可以被捕获，不能捕获的信号，chipscope中是显示为灰色，vivado
中是没有mark debug的选项在右键菜单中；
第二种方法就更为类似了，vivado可以兼容ISE的IP，所以可以直接调用chipscope的相
关IP，调试时也只是用Chipscope，另外可以使用Vivado自己的ILA IP，来进行设计，
但最大的问题是Vivado不提供ICON的IP以供选择，进一步埋没了ICON的地位。
另外，早起的Vivado IP Catalog提供Chipscope的ICON、ILA和VIO IP Core可以选择，目前已经取消了这些IP，只支持Vivado自己的ILA/VIO IP Core。
这里提供一个非常简单的设计代码，用于Vivado Logic Analyzer的研究。

⑹ vivado编译LED灯程序总是报错

AR# 53028
2012.x Vivado - "ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"

Description
Solution
Linked Answer Records

Description
I have a design in the Vivado tool which I want to run a behavioral simulation with different parameters. For this task, I have created some simulation runs with different names as follows:
"sim1 model_PCIe"
"sim2"
"sim3(model_GTX)"
However, when I attempt to run the simulation, the following error appears:
"ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Why does this occur?
Solution
This is a known issue that occurs in Vivado when a simulation run that contains blank or empty spaces in the name is executed.
In this case, for the run "sim1 model_PCIe"
To avoid this problem, remove the spaces as follows: "sim1_model_PCIe".
This issue is fixed in the Vivado 2013.1 tool.