怎么编译makefile

1. 如何使用Makefile自动编译iPhone程序

makefile里面所写的内容其实就是你要编译的命令，那么，什么是编译命令呢？
假写你已经写好一个程序代码，并将之存在一个.c文件中，如：hello.c,在终端上你可以这样做！在终端上输入gcc -o hello hello.c
然后回车，看一看有没有什么反映，如果没有打出很多英文的话，恭喜你！你完美地完成了第一步！然后，在终端中输入./hello 看看是不是有什么输出了？
现在来解释一下编译命令：上面的命令的意思就是，使用gcc编译器编译hello.c源代码，生成的文件名称叫做hello.最后，要看程序运行结果，就要运行生成的程序也就是“./hello”了，“./”的意思就是在当前的目录下运行。
而makefile中内容的就是上面的编译命令，如：在makefile文件中写入
Hello:hello.c
gcc -o Hello hello.c
保存文件之后直接在终端中输入make，就完成编译了！makefile存在的意义只是让编译更加方便，也就说，可以把所以的编译都写在一个makefile文件中，然后在终端中输入make就可以完成makefile文件里的命令！
建议还是先将c语言入门，然后再学使用makefile编译程序吧！因为刚开始的时候不用编译很多文件，如果一个文件要编写一个makefile文件的话，那岂不是很繁？

2. linux如何编写并使用makefile

1、先写Makefile编译出***.ko文件
模板如下，保存到命名为Makefile文件里，放到你代码的同级目录下
TARGET=my_proc.ko
LINUXDIR=/lib/moles/$(shell uname -r)/build
PWD=$(shell pwd)
obj-m :=
obj-m += my_proc.o

all: $(TARGET)
$(TARGET): $(OBJS)
make -C $(LINUXDIR) SUBDIRS=$(PWD) moles
clean:
rm -f moles.order Mole.symvers $(TARGET) *.mod.c *.o
rm -rf .tmp_versions .mod* Mole.markers
2、make
3、root权限下用命令插入模块
insmod my_proc.ko
4、可以用你写的应用程序打开、操作模块了
5、查看模块命令
lsmod
cat /proc/moles
modinfo my_proc.ko
6、root下卸载模块
rmmod

3. 有makefile文件怎么编译

makefile不是被编译的，它是用来指导编译器和链接器来编译程序源文件的，这个文件也是个文本文件，具体格式你可以在网上查一下。

4. Makefile.XX文件如何用make来编译

1. 通过-f选项指定make的文件。
make -f Makefile.xx
2. (同楼上)把Makefile.xx文件修改为Makefile或makefile

5. 如何自己编写Makefile

相信很多朋友都有过这样的经历，看着开源项目中好几页的makefile文件，不知所云。在日常学习和工作中，也有意无意的去回避makefile，能改就不写，能用ide就用ide。其实makefile并没有想象的那么难写，只要你明白了其中的原理，自己实践几次。你也可以自己写makefile，让别人对你头来羡慕的目光。

下面本人介绍一下自己的学习成果，初学阶段，欢迎大家多多指正。

简单的说，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至可以在makefile中执行shell脚本。makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。

关于程序的编译和链接

一般来说，无论是C还是C++，首先要把源文件编译成中间代码文件，在Windows下也就是 .obj 文件，UNIX下是 .o
文件，即 Object File，这个动作叫做编译（compile），一般来说，每个源文件都应该对应于一个中间目标文件（O文件或是OBJ文件）。然后再把大量的Object
File合成执行文件，这个动作叫作链接（link）。

编译时，编译器需要的是语法的正确，函数与变量的声明的正确。对于后者，通常是你需要告诉编译器头文件的所在位置（头文件中应该只是声明，而定义应该放在C/C++文件中），只要所有的语法正确，编译器就可以编译出中间目标文件。

链接时，主要是链接函数和全局变量，所以，我们可以使用这些中间目标文件（O文件或是OBJ文件）来链接我们的应用程序。链接器并不管函数所在的源文件，只管函数的中间目标文件（Object
File），在大多数时候，由于源文件太多，编译生成的中间目标文件太多，而在链接时需要明显地指出中间目标文件名，这对于编译很不方便，所以，我们要给中间目标文件打个包，在Windows下这种包叫“库文件”（Library
File)，也就是 .lib 文件，在UNIX下，是Archive File，也就是 .a 文件。

下面我们开始看看如何自己写出makefile。

Makefile的规则

目标 ：
需要的条件 （注意冒号两边有空格）

命令（注意前面用tab键开头）

解释一下：

1
目标可以是一个或多个，可以是Object File，也可以是执行文件，甚至可以是一个标签。

2
需要的条件就是生成目标所需要的文件或目标

3
命令就是生成目标所需要执行的脚本

总结一下，就是说一条makefile规则规定了编译的依赖关系，也就是目标文件依赖于条件，生成规则用命令来描述。在编译时，如果需要的条件的文件比目标更新的话，就会执行生成命令来更新目标。

下面举个简单的例子说明。如果一个工程有3个头文件，和8个C文件，我们为了完成前面所述的那三个规则，我们的Makefile应该是下面的这个样子的。

edit : main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o
cc -o edit
main.o kbd.o command.o display.o /
insert.o search.o
files.o utils.o

main.o : main.c
defs.h
cc -c main.c
kbd.o : kbd.c defs.h
command.h
cc -c kbd.c
command.o : command.c defs.h
command.h
cc -c command.c
display.o : display.c defs.h
buffer.h
cc -c display.c
insert.o : insert.c defs.h
buffer.h
cc -c insert.c
search.o : search.c defs.h
buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h
command.h
cc -c files.c
utils.o : utils.c
defs.h
cc -c utils.c
clean :
rm edit main.o
kbd.o command.o display.o /
insert.o search.o files.o
utils.o

将上面的内容写入到Makefile文件中，然后执行make就可以进行编译，执行make
clean就可以删除所有目标文件。解释一下，也就是说生成最终的目标文件edit，依赖于一系列的.o目标文件，而这些.o文件又是需要用源文件来编译生成的。

需要注意的是，clean后面没有条件，而clean本身也不是文件，它只不过是一个动作名字，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。

make是如何工作的

在默认的方式下，也就是我们只输入make命令。那么，

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。

2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。

3、如果edit文件不存在，或是edit所依赖的后面的 .o
文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。

4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）

5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o
文件生命make的终极任务，也就是执行文件edit了。

makefile中使用变量

前面的知识已经足以让你自己完成一个简单的makefile了，不过makefile的精妙之处远不止如此，下面来看看如何在makefile中使用变量吧。

在上面的例子中，先让我们看看edit的规则：

edit : main.o kbd.o command.o
display.o /
insert.o search.o files.o
utils.o
cc -o edit main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o

我们可以看到[.o]文件的字符串被重复了两次，如果我们的工程需要加入一个新的[.o]文件，那么我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果
makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。

于是，我们使用变量objects

objects = main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o

这样一来，原来的makefile变成如下的样子：

objects = main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o

edit : $(objects)

cc -o edit $(objects)
main.o : main.c defs.h
cc -c
main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c

command.o : command.c defs.h command.h
cc -c command.c

display.o : display.c defs.h buffer.h
cc -c display.c

insert.o : insert.c defs.h buffer.h
cc -c insert.c

search.o : search.c defs.h buffer.h
cc -c search.c
files.o
: files.c defs.h buffer.h command.h
cc -c files.c
utils.o
: utils.c defs.h
cc -c utils.c
clean :
rm
edit $(objects)

这样看起来方便多了吧，也更加省事了。如果有新的.o文件怎么办？当然是在objects里面添加了，这样只需要一处改变，很方便吧。

让make自动推导

GNU的make很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。

只要make看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个whatever.o，那么whatever.c，就会是whatever.o的依赖文件。并且
cc -c whatever.c
也会被推导出来，于是，我们的makefile再也不用写得这么复杂。我们的是新的makefile又出炉了。

objects = main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o

edit : $(objects)

cc -o edit $(objects)

main.o : defs.h
kbd.o :
defs.h command.h
command.o : defs.h command.h
display.o : defs.h
buffer.h
insert.o : defs.h buffer.h
search.o : defs.h
buffer.h
files.o : defs.h buffer.h command.h
utils.o :
defs.h

clean :
rm edit
$(objects)

当然，如果你觉得那么多[.o]和[.h]的依赖有点不爽的话，好吧，没有问题，这个对于make来说很容易，谁叫它提供了自动推导命令和文件的功能呢？来看看最新风格的makefile吧。

objects = main.o kbd.o command.o display.o
/
insert.o search.o files.o utils.o

edit : $(objects)

cc -o edit $(objects)

$(objects) : defs.h
kbd.o
command.o files.o : command.h
display.o insert.o search.o files.o :
buffer.h
clean :
rm edit $(objects)

6. 利用makefile实现c语言项目编译

本周操作系统课的实验是用c语言实现10个进程调度算法。这个项目中有多个.h头文件和.c源文件，利用makefile可以很轻松地找到所有项目文件之间的关系并实现编译。

虽然makefile的基本框架学校已经提供的，但身为c语言小白，连如何利用make指令来使用这份makefile都不知道，更别说要往这里面增加自己添加的文件。就记录下这篇笔记给自己以及需要的朋友参考。

先贴上这份makefile，注释是自己后来添加的：

在终端进入makefile所在的目录，使用make，就可以使用我们在makefile中申明的指令，如debug、run和clean。

http://www.ruanyifeng.com/blog/2015/02/make.html

https://blog.csdn.net/zhaocuit/article/details/74782789

7. iar使用makefile编译

要编译出在 iar开发板上运行的可执行文件，需要使用到交叉编译器 iar-linux-gnueabihf-gcc 来编译，在终端中输入如下命令：
iar-linux-gnueabihf-gcc -g -c led.s -o led.o
上述命令就是将 led.s 编译为 led.o，其中“-g”选项是产生调试信息，GDB 能够使用这些
调试信息进行代码调试。“-c”选项是编译源文件，但是不链接。“-o”选项是指定编译产生的文
件名字，这里我们指定 led.s 编译完成以后的文件名字为 led.o。执行上述命令以后就会编译生
成一个 led.o 文件
2 、arm-linux-gnueabihf-ld 链接文件
arm-linux-gnueabihf-ld 用来将众多的.o 文件链接到一个指定的链接位置。我们在学习SMT32 的时候基本就没有听过“链接”这个词，我们一般用 MDK 编写好代码，然后点击“编
译”，MDK 或者 IAR 就会自动帮我们编译好整个工程，最后再点击“下载”就可以将代码下载
到开发板中。这是因为链接这个操作 MDK 或者 IAR 已经帮你做好了，因此我们现在需要做的就是确定一下本试验最终的可执行文件其运行起始地址，也就是链接地址。这里我们要区分“存储地址”和“运行地址”这两个概念，“存储地址”就是可执行文件存储在哪里，可执行文件的存储地址可以随意选择。“运行地址”就是代码运行的时候所处的地址，这个我们在链接的时候就已经确定好了，代码要运行，那就必须处于运行地址处，否则代码肯定运行出错。比如设备支持 SD 卡、EMMC、NAND 启动，因此代码可以存储到 SD 卡、EMMC 或者 NAND 中，但是要运行的话就必须将代码从 SD 卡、EMMC 或者NAND 中拷贝到其运行地址(链接地址)处，“存储地址”和“运行地址”可以一样，比如STM32 的存储起始地址和运行起始地址都是 0X08000000，输入如下命令
arm-linux-gnueabihf-ld -Ttext 0X87800000 led.o -o led.elf
上述命令中-Ttext 就是指定链接地址，“-o”选项指定链接生成的 elf 文件名，这里我们命名
为 led.elf

8. 如何编写makefile

你先用gcc把它给编译出来。然后再想用makefile

gcc最一般的用法就是：
gcc -o 要生成的可执行文件名 源代码文件名
如：gcc -o hello.x hello.c
如果一些头文件要指明的话，可以这样：
gcc -o hello.x -I头文件所在的文件夹 -l一些库名 hello.c
最通常，我们用到一些数学库。gcc -o hello.x -lm hello.c

makefile的话，你可以基于上述的语句进行修改：建议你看点资料，或一些典型的例子。但是注意的是规则那一行，得用Tab键打头。
hello.x : hello.o
gcc -o hello.x hello.o (这一行，得用Tab打头)
hello.o : hello.c 头文件
gcc -c hello.o hello.c -I头文件所在目录 -lm (这一行，得用Tab打头)

9. android的makefile文件是如何编译的

android编译系统的makefile文件Android.mk写法如下 (1)Android.mk文件首先需要指定LOCAL_PATH变量,用于查找源文件。

10. 使用linux编程怎么写makefile

Makefile语法基础
在Linux下，自动化编译工具是通过make命令来完成的（一些工具厂商也提供了它们自己的make命令，如gmake等），make命令的基本格式如下：
make
[-f
makefile]
[label]
它可以通过-f参数指定输入文件，当省略-f参数时，默认输入文件名为Makefile，由于我们通常不用这个-f参数，往往就用默认的Makefile文件名。
Makefile是一个文本文件，它是基于一定的语法规则的，它的基本执行规则定义如下：
target
:
[prerequisites]
command
target
标签，用于标志当前构建的规则，它也可以是文件。
prerequisites
依赖项，在构建该标签的时候先执行的规则
command
make需要执行的命令。（任意的Shell命令）
注意：Makefile的target是顶格写的，而Command需要加一个Tab键。我这里为了排版看起来舒服点，每一行都多加了一个Tab键，如果要使用本文的Makefile示例，请去掉各行的第一个Tab键，否则make的时候报错。
例如，我们编写一个简单的Makefile：
clean:
@echo
"clean"
all:
@echo
"all"
当我们直接执行make命令的时候，输出如下：
tianfang
>
make
clean
tianfang
>
make
all
all
tianfang
>
make
clean
clean
从中我们可以看到：默认情况下构建第一个标签。可以通过在命令行参数中通过参数构建指定标签。