cpld编程

Ⅰ 利用cpld编程有哪两种典型编程方法

1、按使用计算机的通讯接口划分，有：串口下载（BitBlaster或MasterBlaster）、并口下载（ByteBlaster）、USB接口下载(MasterBlaster或APU)等方式。

2、若按使用的CPLD/FPGA器件划分，有：CPLD编程（适用于片内编程元件为EPROM、E2PROM 和闪存的器件）；FPGA下载（适用于片内编程元件为SDRAM的器件）。

3、按CPLD/FPGA器件在编程下载过程中的状态划分,有主动配置方式，在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程；被动配置方式，在这种配置方式下,由外部CPU或控制器（如单片机）控制配置的过程。

CPLD器件按照正常使用和下载的不同过程其工作状态分为三种：

1、用户状态(User mode)：即电路中CPLD器件正常工作时的状态；

2、配置状态(Configuration mode )：指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；

Ⅱ CPLD和FPGA的编程和配置有哪些方式

对CPLD/FPGA芯片进行编程配置的方式有多种
1、按使用计算机的通讯接口划分，有：
（1）串口下载（BitBlaster或MasterBlaster）、
（2）并口下载（ByteBlaster）、
（3）USB接口下载(MasterBlaster或APU)等方式。

2、若按使用的CPLD/FPGA器件划分，有：
1）CPLD编程（适用于片内编程元件为EPROM、E2PROM 和闪存的器件）；
2）FPGA下载（适用于片内编程元件为SDRAM的器件）

3、按CPLD/FPGA器件在编程下载过程中的状态划分,有:
1）主动配置方式。
在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程；
2）被动配置方式。
在这种配置方式下,由外部CPU或控制器（如单片机）控制配置的过程。
CPLD/FPGA器件按照正常使用和下载的不同过程其工作状态分为三种：
1、用户状态(User mode)
即电路中CPLD器件正常工作时的状态；
2、配置状态(Configuration mode )
指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；
3、初始化状态(Initialization)
此时CPLD/FPGA器件内部的各类寄存器复位，
让I／O引脚为使器件正常工作作好准备。
ALTERA公司的开发系统MAX+PLUSⅡ可以生成多种格式的编程数据文件。对于不同系列器件, 所能生成的编程/配置文件类型有所不同, 但大致可有下面几种类型:

①SRAM Object格式（.sof）:
SOF格式文件用于FLEX器件的Bit Blaster或Byteblaster被动配置方式。
MAX+PLUS II编译综合工具会在编译综合过程中自动为FLEX系列器件生成SOF数据格式文件, 其它数据格式均可由该种格式转化而成。

②Programming Object格式（.pof）:
POF格式文件用于对MAX系列器件编程配置, 也可以用于对采用EPROM配置方式的FLEX器件进行配置。POF文件也是由MAX+PLUS II软件在编译综合过程中自动产生。

③十六进制格式（.hex）:
HEX格式文件是使用第三方编程硬件对并行EPROM编程的数据文件，从而可以将并行EPROM作为数据源, 用微处理器对FLEX器件进行被动串行同步（PS）配置或被动串行异步（PSA）配置。

④ASCII码文本格式（.ttf）:
TTF格式文件适用于被动串行同步（PS）配置和被动串行异步（PSA）配置类型, 它在配置数据之间以逗号分隔。

编程一般会用：Verilog和VHDL两种来完成，也用用电路直接搭的，那种比较高端，需要很丰富的设计经验，和对数字电路的了解

Ⅲ CPLD和FPGA单片机是使用VHDL或verlilog HDL语言来编程的吗

CPLD/FPGA
和
单片机是不同的。
VHDL，verilog是FPGA（或cpld）的编程语言。着两种都是硬件编程语言，也就是对硬件进行逻辑综合编程。
单片机是“已知硬件”，也就是说硬件都已经设计好了，需要做得是软件编程，一般是用C或汇编。
当然，做FPGA做到复杂的时候（操作系统）也要用到C编程。
说清楚了吧^_^

Ⅳ CPLD程序写在哪里

CPLD程序写在CPLD芯片中。用户可以把编译好的CPLD程序通过专用的CPLD程序烧写器烧写到CPLD芯片中,从而实现程序设计的数字逻辑功能。CPLD是在PLD器件基础上发展起来的数字逻辑器件，PLD是指Programmable logic device，即可编程逻辑器件。
CPLD是complex programmable logic device，即复杂可编程逻辑器件。用户可以把编译好的CPLD程序通过专用的CPLD程序烧写器烧写到CPLD芯片中，从而实现程序设计的数字逻辑功能。所以CPLD可以通过编写特定逻辑的硬件程序，代替分立的数字逻辑芯片实现各种数字逻辑的功能。

Ⅳ cpld的可编程主要是基于什么结构

与或阵列可编程。可编程阵列逻辑，英语缩写PAL（programmable array logic)。由可编程的与阵列、固定的或阵列和输出反馈单元组成的一种可编程逻辑器件。PAL器件由可编程的与阵列、固定的或阵列和输出反馈单元组成。

输入和输出型结构

具有三态输出缓冲器和反馈缓冲器。反馈缓冲器可使三态输出反馈到与阵列输入端，构成简单的触发器，使输出具有记忆功能。

用户通过编程可以控制三态输出缓冲器的状态，从而实现对输入/输出引出端数目的任意配置。利用可编程输入/输型PAL器件，可设计编码器、译码器、数据选择器等组合逻辑电路，也可完成串行数据移位和循环等操作。