makefilelinuxc
A. linux c語言 makefile編譯、關閉線程、開啟線程怎麼做
線程跟makefile沒有關系
用fork或者pthread_* api來使用進程和線程
B. linux中用C語言編寫完模塊後怎麼編寫makefile文件用到什麼命令以什麼格式編寫
vi Makefile #打開vi編輯器
在編輯器里輸入以下內容：
#當只有一個文件需要編譯的時候
finame:filename.c #冒號前面是要編譯成的目標文件(可以任意命名)，後面是你編寫的C文件
gcc -o filename filename.c #gcc前面是按Tab製表符
#filename:filename.c 是指filename文件的生成要依賴filename.c文件
#然後換行後按Tab鍵，然後編寫編譯規則
#make命令一般是同時編譯多個文件時才使用，以下是同時編寫多個獨立的C文件
#filename1和filename2……沒有依賴關系
filename1:filename1.c
gcc -o filename1 filename1.c
filename2:filename2.c
gcc -o filename2 filename2.c
#makefile編譯多個需要依賴（互相調用的文件）
main:main.o file1.o file2.o #main是最終要生成的目標文件，後面.o就是需要調用的文件的對象文件
main.o:main.c
gcc -c main.c #生成main.o對象文件，main.c裡面是有主函數的
file1.o:file1.c
gcc -c file1.c
file2.o:file2.c
gcc -c file2.c
#以上差不多就可以用了
#一下是我找的例子
#include "mytool1.h"
void mytool1_print(char *print_str)
{
printf("This is mytool1 print %s\n",print_str);
}
/* mytool2.h */
#ifndef _MYTOOL_2_H
#define _MYTOOL_2_H
void mytool2_print(char *print_str);
#endif
/* mytool2.c */
#include "mytool2.h"
void mytool2_print(char *print_str)
{
printf("This is mytool2 print %s\n",print_str);
}
當然由於這個程序是很短的我們可以這樣來編譯
gcc -c main.c
gcc -c mytool1.c
gcc -c mytool2.c
gcc -o main main.o mytool1.o mytool2.o
這樣的話我們也可以產生main 程序,而且也不時很麻煩.
# 這是上面那個程序的Makefile 文件
main：main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o：main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o：mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o：mytool2.c mytool2.h
gcc -c mytool2.c
有了這個Makefile 文件,不過我們什麼時候修改了源程序當中的什麼文件,我們只要執行
make 命令，我們的編譯器都只會去編譯和我們修改的文件有關的文件,其它的文件她連理
都不想去理的。
下面我們學習Makefile 是如何編寫的。
在Makefile 中也#開始的行都是注釋行.Makefile 中最重要的是描述文件的依賴關系的說
明.一般的格式是：
target： components
TAB rule
第一行表示的是依賴關系.第二行是規則.
比如說我們上面的那個Makefile 文件的第二行
main：main.o mytool1.o mytool2.o
表示我們的目標(target)main 的依賴對象(components)是main.o mytool1.o mytool2.o
當倚賴的對象在目標修改後修改的話,就要去執行規則一行所指定的命令.就象我們的上
面那個Makefile 第三行所說的一樣要執行 gcc -o main main.o mytool1.o mytool2.o
注意規則一行中的TAB 表示那裡是一個TAB 鍵
C. Linux系統里C編程關於Makefile的問題
吧名稱命名為Makefile
在目錄下於運行
make
XXX
XXX為makefile中的目標
D. [Linux]編寫一個簡單的C語言程序，編寫Makefile文件。
八 環境變數
8.1 查看環境變數
$ env 顯示所有的環境變數設置
$ echo $ENV_VARIABLE 顯示指定環境變數的設置
例：
$ echo $PATH
/bin:/etc:/usr/bin:/tcb/bin
8.2 設定環境變數
$ ENV_VARIABLE=XXX;export ENV_VARIABLE
例：
$ PATH=$PATH:$INFORMIXDIR/bin;export PATH 將環境變數PATH設定為原PATH值+$INFORMIXDIR/bin
8.3 取消環境變數設置
$ unset $ENV_VARIABLE
例：
$ set GZJ=gzj;export GZJ 設置環境變數GZJ
$ echo $GZJ
gzj 顯示環境變數值
$ unset $GZJ 取消環境變數GZJ的設置
$ echo $GZJ
已取消
一 makefile規則
makefile是一個make的規則描述腳本文件，包括四種類型行：目標行、命令行、宏定義行和make偽指令行（如「include」）。makefile文件中注釋以「#」開頭。當一行寫不下時，可以用續行符「\」轉入下一行。
1.1 目標行
目標行告訴make建立什麼。它由一個目標名表後面跟冒號「:」，再跟一個依賴性表組成。
例：
example: depfile deptarget
該目標行指出目標example與depfile和deptarget有依賴關系，如果depfile或deptarget有修改，則重新生成目標。
example1 example2 example3: deptarget1 deptarget2 depfile
該目標行指出目標名表中的example1、example2、example3這三個各自獨立的目標是用相同的依賴列表和規則生成的。
clean:
空的依賴列表說明目標clean沒有其他依賴關系。
目標行後續的以Tab 開始的行是指出目標的生成規則，該Tab字元不能以空格代替。例如：
example.o:example.c example.h
cc –c example.c
該例子指出目標example.o依賴於example.c和example.h。如果example.c或example.h其中之一改變了，就需要執行命令cc –c example.c重新生成目標example.o。
可以用文件名模式匹配來自動為目標生成依賴表，如：
prog: *.c
以下是一個簡單的makefile的例子：
圖 1 最簡單的makefile例
make使用makefile文件時，從第一個目標開始掃描。上例中的第一個目標為all，所以目標clean不會自動被執行，可以通過命令make clean來生成目標。
1.2 命令行
命令行用來定義生成目標的動作。
在目標行中分號「;」後面的文件都認為是一個命令，或者一行以Tab製表符開始的也是命令。
如在上面的makefile例中，第三行以Tab字元開始的cc命令即是一個命令行，說明要生成hello應執行的命令。也可以寫成：hello:hello.o;cc –c hello –L…
一般情況下，命令行的命令會在標准輸出中回顯出來，如對上面的makefile執行make時，標准輸出如下：
cc -c hello.c
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -c hello1.c
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
如果不希望命令本身回顯，可在命令前加@字元，如在上例中不希望回顯cc –c hello.c和cc –c hello1.c，可修改makefile文件如下：
圖 2 抑制回顯的makefile例
對該makefile文件執行make時，標准輸出如下：
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
可以看出，命令行前有@字元的不回顯。
1.3 宏定義行
在makefile中，可以使用宏定義減少用戶的輸入，例如上例中對hello和hello1的編譯選項均為「-L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11」，此時可以用宏來代替，如：
圖 3 使用宏定義的makefile例
宏定義的基本語法是：
name=value
在定義宏時，次序不重要。宏不需要在使用前定義。如果一個宏定義多次，則使用最後一次的定義值。
可以使用「$」字元和「()」或「{}」來引用宏，例如：
cc –o hello.o $(CCFLAGS) hello.o
也可以將一個宏賦值給另一個宏，但這樣的定義不能循環嵌套，如：
A=value1
B=value2
C=$(A) $(B)等價於C=value1 value2
1.4 偽指令
makefile大部分由宏定義行、命令行和目標行組成。第四種類型是make偽指令行。make偽指令沒有標准化，不同的make可能支持不同的偽指令集，使得makefile有一定的不兼容性。如果要考慮移植性問題，則要避免使用make偽指令。但有一些偽指令，如include，由於使用比較多，很多不同make都提供該偽指令。
1.4.1 偽指令include
該偽指令類似C語言中的#include，它允許一次編寫常用的定義並包括它。include偽指令必須在一行中，第一個元素必須是include，並且跟一個要包含的文件名，如：
include default.mk
1.4.2 偽指令「#」
「#」字元也是make的偽指令，它指出「#」後面的文件是注釋，如：
PROGNAME=test # define macro
#don't modify this
二 後綴規則
2.1 雙後綴規則
在前面的makefile例中有許多重復內容，例如，生成hello和hello1的命令類似，生成hello.o和hello1.o的命令也類似，除了編譯或鏈接的文件不一樣外，其它均相同，這時，我們就可以使用後綴規則。首先看一個雙後綴的例子：
圖 4 使用雙後綴規則的makefile例
後綴規則使用特殊的目標名「.SUFFIXES」。
第一行中.SUFFIXES的依賴表為空，用來清除原有的後綴規則，因為.SUFFIXES可以在makefile中多次使用，每一次都將新的後綴規則加入以前的後綴規則中。
第二行中指定後綴規則為「.c .o」，即表示將所有的.c文件轉換為.o文件。
第三行指定將.c文件轉換成.o文件的方法。$(CC)為make的預定義宏，其默認值為cc，$<為特殊的宏，代替當前的源文件，即所有要編譯的.c文件。
第六行指定目標hello和hello1的生成方法。$@為特殊的宏，代替當前的目標名，即hello和hello1，[email protected]即為hello.o和hello1.o。
上例介紹的是雙後綴規則，即它包含兩個後綴，如.c.o，用來把一個C源文件編譯為目標文件。雙後綴規則描述如何由第一個後綴類型的文件生成第二個後綴類型的文件，例如：.c.o規則描述如何由.c文件生成.o文件。
2.2 單後綴規則
單後綴規則描述了怎樣由指定後綴的文件生成由它基名為名字的文件。例如使用單後綴規則.c，可以由hello.c和hello1.c生成hello和hello1文件。例如將前面的makefile改為：
圖 5 使用單後綴規則的makefile例
由於.c後綴規則為make標准後綴規則，make為其指定了相應的命令行，所以在makefile中可以不用再指定其目標生成的具體命令行。
下表是make提供的標准後綴規則。
表 1 make標准後綴規則
後綴規則 命令行
.c $(LINK.c) –o $@ $< $(LDLIBS)
.c.ln $(LINK.c) $(POUTPUT OPTPUT OPTION) –i $<
.c.o $(COMPILE.c) $(OUTPUT OPTION) $<
.c.a $(COMPILE.c) –o $% $<
$(AR) $(ARFLAGS) $@ $%
$(RM) $%
三 特殊目標
在後綴規則中使用了特殊目標.SUFFIXES，用來指定新增的後綴規則。make還提供了幾個特殊目標來設置make的行為，下面為一些特殊的目標：
.IGNORE
make在執行命令行時，如果返回的是錯誤碼，make的預設動作是停止並退出。增加該目標後，make將忽略命令行返回的錯誤碼，並繼續執行後續的操作。
.SILENT
前面已經介紹過，make在執行命令行時會回顯命令行內容，在命令行前增加「@」字元將抑制該命令行的回顯。
如果增加該目標，所有的命令行不再回顯，相當於在每個命令行前均增加了「@」字元。
.PRECIOUS
當收到一個信號或從shell命令返回非零的錯誤碼時，make刪除它所有已建立的文件。但有些文件即使出了錯誤，用戶也不想讓make刪除，這些文件可以作為.PRECIOUS目標的參數。它可以在一個makefile中出現多次，每一次都累積文件列表。
.SUFFIXES
它為makefile指定新的後綴規則，新的後綴規則作為.SUFFIXES的依賴表給出。.SUFFIXES可以在一個makefile中多次使用，每一次都將新的後綴規則加入以前的後綴規則中，如果.SUFFIXES的依賴表為空，則設置後綴規則表為空。
四 特殊的宏
為簡單使用規則，make提供了幾個特殊的宏：
$@
整個當前目標名的值可以由宏「$@」來代替。
$<
當前的源文件由「$<」來代替。例如，在前面的例子中用到了$(CC) –c $<，其中的「$<」是所有要編譯的.c文件。宏「$<」僅在後綴規則或.DEFAULT中有效。
$*
當前目標的基名由宏「$*」來代替。例如目標的名字是hello.o，則基名就是除去了後綴.o的hello。
以上介紹的特殊宏使用了make自身的規則，用戶不可以改變。下表介紹了C中預定義的宏。
用途 宏 默認值
庫文檔匯編命令 AR ar
ARFLAGS rv
AS as
ASFLAGS
COMPILE.s $(AS) $(ASFLAGS) $(TARGET ARCH)
C編譯器命令 CC cc
CFLAGS
CPPFLAGS
COMPILE.c $(CC) $(CFLAGS) $(CPPFLAGS) $(TARGET ARCH) –c
LINK.c $(CC) $(CFLAGS) $(CPPFLAGS) $(LDFLAGS) $(TARGET ARCH)
鏈接編輯器命令 LD ld
LDFLAGS
rm命令 RM rm
後綴列表 SUFFIXES .o .c .c~ .s .s~ .S .S~ .ln .f .f~ .F .F~ .l .mod .mod~ .sym
.def .def~ .p .p~ .r .r~ .y .y~ .h .h~ .sh .sh~ .cps .cps~
五 makefile的應用
當調用make時，它在當前目錄下搜索文件名是「makefile」或「Makefile」的文件，並執行。
如果不想使用上述預設文件，可以使用命令行中的「-f」來指定文件，如將編寫的makefile命名為mklib，則指定為「make –f mklib」。
E. linux上的makefile怎麼使用
一、Makefile的規則
在講述這個Makefile之前，還是先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
.......
target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽
（Label），對於標簽這種特性，在後續的「偽目標」章節中會有敘述。
prerequisites就是，要生成那個target所需要的文件或是目標。
command也就是make需要執行的命令。（任意的Shell命令）
這是一個文件的依賴關系，也就是說，target這一個或多個的目標文件依賴於prerequisi
tes中的文件，其生成規則定義在command中。
二、一個示例
正如前面所說的，如果一個工程有3個頭文件，和8個C文件，為了完成前面所述的那三
個規則，的Makefile應該是下面的這個樣子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠（\）是換行符的意思。這樣比較便於Makefile的易讀。可以把這個內容保存在
文件為「Makefile」或「makefile」的文件中，然後在該目錄下直接輸入命令「make」就
可以生成執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地
執行一下「make clean」就可以了。
在這個makefile中，目標文件（target）包含：執行文件edit和中間目標文件（*.o），依
賴文件（prerequisites）就是冒號後面的那些 .c 文件和 .h文件。每一個 .o 文件都有
一組依賴文件，而這些 .o 文件又是執行文件 edit 的依賴文件。依賴關系的實質上就是
說明了目標文件是由哪些文件生成的，換言之，目標文件是哪些文件更新的。
在定義好依賴關系後，後續的那一行定義了如何生成目標文件的操作系統命令，一定要以
一個Tab鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命令。m
ake會比較targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新，或者target不存在的話，那麼，make就會執行後續定義的命
令。
這里要說明一點的是，clean不是一個文件，它只不過是一個動作名字，有點像C語言中的
lable一樣，其冒號後什麼也沒有，那麼，make就不會自動去找文件的依賴性，也就不會自
動執行其後所定義的命令。要執行其後的命令，就要在make命令後明顯得指出這個lable的
名字。這樣的方法非常有用，可以在一個makefile中定義不用的編譯或是和編譯無關
的命令，比如程序的打包，程序的備份，等等。
三、makefile中使用變數
在上面的例子中，先讓看看edit的規則：
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字元串被重復了兩次，如果的工程需要加入一個新的[.o]文
件，那麼需要在兩個地方加（應該是三個地方，還有一個地方在 clean中）。當然，
的makefile並不復雜，所以在兩個地方加也不累，但如果makefile變得復雜，那麼我
們就有可能會忘掉一個需要加入的地方，而導致編譯失敗。所以，為了makefile的易維護
，在makefile中可以使用變數。makefile的變數也就是一個字元串，理解成 C語言中
的宏可能會更好。
比如，聲明一個變數，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什麼啦，只要能夠表示obj文件就行了。在makefile一開始就這樣定義：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
於是，就可以很方便地在的makefile中以「$(objects)」的方式來使用這個變數
了，於是的改良版makefile就變成下面這個樣子：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
於是如果有新的 .o 文件加入，只需簡單地修改一下 objects 變數就可以了。
四、make是如何工作的
在默認的方式下，輸入make命令通過makefile編譯程序時，具體的內部機制如下：
1、make會在當前目錄下找名字叫「Makefile」或「makefile」的文件。
2、如果找到，它會找文件中的第一個目標文件（target），在上面的例子中，他會找到「
edit」這個文件，並把這個文件作為最終的目標文件。
3、如果edit文件不存在，或是edit所依賴的後面的 .o 文件的文件修改時間要比edit這個
文件新，那麼，他就會執行後面所定義的命令來生成edit這個文件。
4、如果edit所依賴的.o文件也不存在，那麼make會在當前文件中找目標為.o文件的依賴性
，如果找到則再根據那一個規則生成.o文件。（這有點像一個堆棧的過程）
5、當然，你的C文件和H文件是存在的啦，於是make會生成 .o 文件，然後再用 .o 文件生
命make的終極任務，也就是執行文件edit了。
這就是整個make的依賴性，make會一層又一層地去找文件的依賴關系，直到最終編譯出第
一個目標文件。在找尋的過程中，如果出現錯誤，比如最後被依賴的文件找不到，那麼ma
ke就會直接退出，並報錯，而對於所定義的命令的錯誤，或是編譯不成功，make根本不理
。make只管文件的依賴性，即，如果在我找了依賴關系之後，冒號後面的文件還是不在，
那麼對不起，我就不工作啦。
通過上述分析，知道，像clean這種，沒有被第一個目標文件直接或間接關聯，那麼它
後面所定義的命令將不會被自動執行，不過，可以顯示要make執行。即命令——「ma
ke clean」，以此來清除所有的目標文件，以便重編譯。
於是在編程中，如果這個工程已被編譯過了，當修改了其中一個源文件，比如fi
le.c，那麼根據的依賴性，的目標file.o會被重編譯（也就是在這個依性關系後
面所定義的命令），於是file.o的文件也是最新的啦，於是file.o的文件修改時間要比ed
it要新，所以edit也會被重新鏈接了（詳見edit目標文件後定義的命令）。
而如果改變了「command.h」，那麼，kdb.o、command.o和files.o都會被重編譯，並
且，edit會被重鏈接。
F. 如何在linux下寫makefile
Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系並自動維護編譯工作。而makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。
make命令的選項與參數
然後就完了。
G. linux中c語言makefile
Makefile的編寫
假設我們有下面這樣的一個程序,源代碼如下:
/* main.c */
#include "mytool1.h"
#include "mytool2.h"
int main(int argc,char **argv)
{
mytool1_print("hello");
mytool2_print("hello");
}
/* mytool1.h */
#ifndef _MYTOOL_1_H
#define _MYTOOL_1_H
void mytool1_print(char *print_str);
#endif
/* mytool1.c */
#include "mytool1.h"
void mytool1_print(char *print_str)
{
printf("This is mytool1 print %s\n",print_str);
}
/* mytool2.h */
#ifndef _MYTOOL_2_H
#define _MYTOOL_2_H
void mytool2_print(char *print_str);
#endif
/* mytool2.c */
#include "mytool2.h"
void mytool2_print(char *print_str)
{
printf("This is mytool2 print %s\n",print_str);
}
當然由於這個程序是很短的我們可以這樣來編譯
gcc -c main.c
gcc -c mytool1.c
gcc -c mytool2.c
gcc -o main main.o mytool1.o mytool2.o
這樣的話我們也可以產生main程序,而且也不時很麻煩.但是如果我們考慮一下如果有一天我們修改了其中的一個文件(比如說mytool1.c)那麼我們難道還要重新輸入上面的命令?也許你會說,這個很容易解決啊,我寫一個SHELL腳本,讓她幫我去完成不就可以了.是的對於這個程序來說,是可以起到作用的.但是當我們把事情想的更復雜一點,如果我們的程序有幾百個源程序的時候,難道也要編譯器重新一個一個的去編譯?
為此,聰明的程序員們想出了一個很好的工具來做這件事情,這就是make.我們只要執行以下make,就可以把上面的問題解決掉.在我們執行make之前,我們要先編寫一個非常重要的文件.--Makefile.對於上面的那個程序來說,可能的一個Makefile的文件是:
# 這是上面那個程序的Makefile文件
main:main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o:main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o:mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o:mytool2.c mytool2.h
gcc -c mytool2.c
有了這個Makefile文件,不過我們什麼時候修改了源程序當中的什麼文件,我們只要執行make命令,我們的編譯器都只會去編譯和我們修改的文件有關的文件,其它的文件她連理都不想去理的.
下面我們學習Makefile是如何編寫的.
在Makefile中也#開始的行都是注釋行.Makefile中最重要的是描述文件的依賴關系的說明.一般的格式是:
target: components
TAB rule
第一行表示的是依賴關系.第二行是規則.
比如說我們上面的那個Makefile文件的第二行
main:main.o mytool1.o mytool2.o
表示我們的目標(target)main的依賴對象(components)是main.o mytool1.o mytool2.o 當倚賴的對象在目標修改後修改的話,就要去執行規則一行所指定的命令.就象我們的上面那個Makefile第三行所說的一樣要執行 gcc -o main main.o mytool1.o mytool2.o 注意規則一行中的TAB表示那裡是一個TAB鍵
Makefile有三個非常有用的變數.分別是$@,$^,$<代表的意義分別是:
$@--目標文件,$^--所有的依賴文件,$<--第一個依賴文件.
如果我們使用上面三個變數,那麼我們可以簡化我們的Makefile文件為:
# 這是簡化後的Makefile
main:main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o:main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o:mytool1.c mytool1.h
gcc -c $<
mytool2.o:mytool2.c mytool2.h
gcc -c $<
經過簡化後我們的Makefile是簡單了一點,不過人們有時候還想簡單一點.這里我們學習一個Makefile的預設規則
.c.o:
gcc -c $<
這個規則表示所有的 .o文件都是依賴與相應的.c文件的.例如mytool.o依賴於mytool.c這樣Makefile還可以變為:
# 這是再一次簡化後的Makefile
main:main.o mytool1.o mytool2.o
gcc -o $@ $^
.c.o:
gcc -c $<
H. Linux中編寫了內核模塊的C源程序之後怎麼編寫makefile文件的內容
make命令執行時，需要一個 Makefile 文件，以告訴make命令需要怎麼樣的去編譯和鏈接程序。
首先，我們用一個示例來說明Makefile的書寫規則。以便給大家一個感興認識。這個示例來源於GNU的make使用手冊，在這個示例中，我們的工程有8個C文件，和3個頭文件，我們要寫一個Makefile來告訴make命令如何編譯和鏈接這幾個文件。我們的規則是：
1）如果這個工程沒有編譯過，那麼我們的所有C文件都要編譯並被鏈接。
2）如果這個工程的某幾個C文件被修改，那麼我們只編譯被修改的C文件，並鏈接目標程序。
3）如果這個工程的頭文件被改變了，那麼我們需要編譯引用了這幾個頭文件的C文件，並鏈接目標程序。
只要我們的Makefile寫得夠好，所有的這一切，我們只用一個make命令就可以完成，make命令會自動智能地根據當前的文件修改的情況來確定哪些文件需要重編譯，從而自己編譯所需要的文件和鏈接目標程序。
一、Makefile的規則
在講述這個Makefile之前，還是讓我們先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
...
...
target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽（Label），對於標簽這種特性，在後續的「偽目標」章節中會有敘述。
prerequisites就是，要生成那個target所需要的文件或是目標。
command也就是make需要執行的命令。（任意的Shell命令）
這
是一個文件的依賴關系，也就是說，target這一個或多個的目標文件依賴於prerequisites中的文件，其生成規則定義在command中。說
白一點就是說，prerequisites中如果有一個以上的文件比target文件要新的話，command所定義的命令就會被執行。這就是
Makefile的規則。也就是Makefile中最核心的內容。
說到底，Makefile的東西就是這樣一點，好像我的這篇文檔也該結束了。呵呵。還不盡然，這是Makefile的主線和核心，但要寫好一個Makefile還不夠，我會以後面一點一點地結合我的工作經驗給你慢慢到來。內容還多著呢。：）
二、一個示例
正如前面所說的，如果一個工程有3個頭文件，和8個C文件，我們為了完成前面所述的那三個規則，我們的Makefile應該是下面的這個樣子的。
edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
反
斜杠（/）是換行符的意思。這樣比較便於Makefile的易讀。我們可以把這個內容保存在文件為「Makefile」或「makefile」的文件中，
然後在該目錄下直接輸入命令「make」就可以生成執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地執行一下「make
clean」就可以了。
在這個makefile中，目標文件（target）包含：執行文件edit和中間目標文件（*.o），依賴文件
（prerequisites）就是冒號後面的那些 .c 文件和 .h文件。每一個 .o 文件都有一組依賴文件，而這些 .o 文件又是執行文件
edit 的依賴文件。依賴關系的實質上就是說明了目標文件是由哪些文件生成的，換言之，目標文件是哪些文件更新的。
在定義好依賴關系
後，後續的那一行定義了如何生成目標文件的操作系統命令，一定要以一個Tab鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命
令。make會比較targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的
日期要新，或者target不存在的話，那麼，make就會執行後續定義的命令。
這里要說明一點的是，clean不是一個文件，它只不過
是一個動作名字，有點像C語言中的lable一樣，其冒號後什麼也沒有，那麼，make就不會自動去找文件的依賴性，也就不會自動執行其後所定義的命令。
要執行其後的命令，就要在make命令後明顯得指出這個lable的名字。這樣的方法非常有用，我們可以在一個makefile中定義不用的編譯或是和編
譯無關的命令，比如程序的打包，程序的備份，等等。