linux下開發

『壹』 Linux下PCI設備驅動開發詳解（五）

本系列文章旨在深入解析Linux下PCI設備驅動開發過程，本文作為五部曲的第五章，將詳細探討通過PCI Express匯流排實現CPU與FPGA間數據通信的簡單框架。這一框架即RIFFA（reuseable integration framework for FPGA accelerators），一個由第三方開源的PCIe框架，支持Windows、Linux環境，適用於Altera和Xilinx的FPGA板卡。

RIFFA框架要求具備一個支持PCIe的工作站與FPGA板卡，能夠通過PCIe連接實現數據交互。該框架支持多種編程語言，如C/C++、Python、MATLAB、Java，可實現數據發送與接收。每一系統最多支持5個FPGA設備。

框架的核心在於簡化硬體介面，利用FIFO進行數據讀取與存儲。數據傳輸由RX和TX DMA引擎模塊通過分散聚合方法執行，其中RX引擎接收上位機數據，完成後傳遞給通道模塊；TX引擎則收集通道模塊的數據，打包發送至PCIe端點。

在軟體層面，PC接收FPGA數據時，調用庫函數fpga_recv，然後通過FPGA啟動操作。用戶應用程序線程進入內核驅動程序，接收FPGA的讀請求，分包發送數據，並在未收到請求時等待響應。啟動發送函數後，伺服器建立數據散列收集元素列表，將地址、長度等信息寫入共享緩沖區，用戶應用程序將這些信息傳遞給FPGA，後者讀取散列收集數據，發出地址對應的數據寫入請求。如果列表中有多個地址，FPGA將通過中斷發出相應請求。

傳輸過程遵循直接存儲器訪問（DMA）和中斷信號傳輸，以實現PCIe鏈路的高帶寬，運行速率可達鏈路飽和點。驅動程序在開始前需要調用pci_present()檢查PCI匯流排支持情況，通過pci_register_driver()函數注冊驅動程序，並提供「demo_pci_driver」結構，其中的probe探測常式負責硬體檢測。

文章接下來將對用戶邏輯、PCIe硬IP、TX/RX引擎以及RIFFA模塊進行深入分析，結合理論基礎、實際操作與源代碼，逐步構建對整個框架的理解。首先，我們將從FPGA xilinx integrated block for PCI express出發，探討其配置與功能。

在PCIe硬IP部分，我們將關注配置參數，如AXI匯流排時鍾、匯流排介面位寬、ID設定、廠商ID與設備ID、基類菜單、bar空間配置等。此外，我們將詳細分析中斷配置、IP核介面參數，以及頂層代碼介面，理解其在設計架構中的作用。

接下來，我們深入探討tx_engine與rx_engine模塊，這些模塊負責轉換axis數據與tlp數據。文章將提供源代碼示例，展示這些核心模塊的實現方式，以及如何通過C_NUM_CHNL、C_PCI_DATA_WIDTH、C_LOG_NUM_TAGS配置通道、數據位寬與tag個數。

最後，我們將介紹user logic部分，即如何使用CHNL_TX_和CHNL_RX_介面，實現數據的發送與接收。此外，文章將總結框架的結構與功能，以及如何在Linux環境下開發、安裝驅動程序。

敬請期待Linux下PCI設備驅動開發詳解（六），我們將深入探討內核態驅動的開發與實現，以完成這一系列文章的內容。