當前位置:首頁 » 存儲配置 » cke存儲

cke存儲

發布時間: 2022-10-05 04:23:15

⑴ 手機字型檔是什麼

手機字型檔是維修人員對FLASH MEMORY的俗稱,其全名是閃速只讀存儲器。字型檔是固化在硬體晶元里的軟體。

功能機時代,很多手機程序、控制信息、字型檔信息是存儲在一個專用晶元裡面,晶元中主要部分是字型檔,所以一些售後和維修人員就習慣把這個存儲晶元稱做字型檔晶元。不過,到了智能機時代,這個存儲晶元的功能已經遠遠超越了存儲字型檔這么簡單,所以它也遠不是「字型檔」所能概括的。

(1)cke存儲擴展閱讀:

EEPROM裡面存儲的是手機參數設置的數據,所以俗稱「碼片」;而FLASH裡面則存放著系統程序和英文字模,字型檔是由一個個字模構成。後來出現了GC87C,愛立信766、768等機型,手機顯示由英文--->中文顯示--->中文輸入這個過程發展的。第一個中文輸入的手機是MOTOROLA 928,中文輸入號稱CKE,是手機在中國的革命性進步。從此手機簡訊開始發展了。

「碼片」、「字型檔」、「48資料」等稱謂都來源於廣東。隨著廣東電子產業的興起,越來越多的電子類相關從業人員聚集在廣東,所以也有了這些比較「廣東味」的稱謂。

到了智能機時代,這個存儲晶元的功能已經遠遠超越了存儲字型檔這么簡單,所以它也遠不是「字型檔」所能概括的,更准確的表述應該為eMMC。

⑵ 請問光碟保存文件可以存儲多長時間

至少有5年吧。我5年前刻的所有光碟,現在都能正常讀取。

刻錄盤分為好幾種。一般的綠盤(即燈光下刻錄面的顏色成綠色的)可以保存20-30年;而金盤(即燈光下刻錄面的顏色成金色的,較少見和少用)則可以保存50年以上。上面的數據都是根據高質量的刻錄盤得出的。因為我們平時使用的刻錄盤質量不一,所以保存期限請你自己推算吧。

⑶ 數碼照片存放在大容量的移動硬碟和刻在光碟上,哪個比較好

硬碟好些,牌子好的壽命5-10年;
光碟:
在今天的「電腦世界」里,IBM存儲介質專家Kurt Gerecke說:
光碟壽命有限,激光刻制的那層膜會氧化分解。自刻光碟的壽命只有2-5年,減價得到的光碟壽命更短,所以光碟不適合用於長期儲存照片。
硬碟也不適合長期保存照片。問題不是硬碟本身。存取資料時,硬碟需要高速轉動,硬體磨損導致損壞是最大問題。不要用低價、質量差的硬碟。
迄今為止,磁帶是最好的保存介質,可以有50-100年的壽命。

⑷ 數碼照片存放在大容量的移動硬碟和刻在光碟上,哪個比較好

硬碟好些,牌子好的壽命5-10年;
光碟:
在今天的「電腦世界」里,IBM存儲介質專家Kurt
Gerecke說:
光碟壽命有限,激光刻制的那層膜會氧化分解。自刻光碟的壽命只有2-5年,減價得到的光碟壽命更短,所以光碟不適合用於長期儲存照片。
硬碟也不適合長期保存照片。問題不是硬碟本身。存取資料時,硬碟需要高速轉動,硬體磨損導致損壞是最大問題。不要用低價、質量差的硬碟。
迄今為止,磁帶是最好的保存介質,可以有50-100年的壽命。

⑸ 光碟的使用壽命是多久啊

光碟壽命只有2-5年,不適於長期保存照片-IBM專家如是說
在今天的「電腦世界」里,IBM存儲介質專家Kurt Gerecke說:
光碟壽命有限,激光刻制的那層膜會氧化分解。自刻光碟的壽命只有2-5年,減價得到的光碟壽命更短,所以光碟不適合用於長期儲存照片。
硬碟也不適合長期保存照片。問題不是硬碟本身。存取資料時,硬碟需要高速轉動,硬體磨損導致損壞是最大問題。不要用低價、質量差的硬碟。
迄今為止,磁帶是最好的保存介質,可以有50-100年的壽命。

CD-R碟片製造商的數據稱,綠盤CD-R可保存50年、金盤可保存100年,藍盤也可以達到70年。

不久前荷蘭Pc-Active雜志的一項測試似乎印證CD-R碟片製造商在撒謊。Pc-Active的測試橫跨了2年時間,測試了30種不同品牌的CD-R碟片,測試結果令人震驚,有很多CD-R光碟在不到2年的時間內就無法讀取了,在測試文章的結尾Pc-Active寫道:「一般認為CD-R至少在10年內有效,甚至有廠商號稱可以維持一個世紀。可我們測試的結果說明他們都在誇大宣傳。」

IBM的存儲專家發出警告,用戶自行刻錄的CD和DVD盤壽命很有限,依據盤的質量,這些自行刻錄的盤只有兩至五年的壽命。如果你想延長它們的壽命,就要將它們放置在低溫和黑暗的地方,但能延長的時間也有限。造成此問題的原因是這些刻錄盤表面的染料塗層。在刻錄時,刻錄機通過熱量修改此塗層,將數據記錄上去。但在長期存放或使用過程中,染料塗層將發生退化,會使數據「移位」,激光束就讀不出數據。那些打折店出售的刻錄盤一般只有兩年的壽命,高質量的盤最多能有五年的壽命,但區分這兩者是很困難的,因為很少有商家拿使用壽命作賣點的。由此可見,使用壽命長達30至100年的磁帶仍是一種優異的存儲介質。

最好還是存硬碟上 多存幾份保險

⑹ 內存工作原理是什麼能告訴我具體點嗎

SDRAM與內存基礎概念

雖然有關內存結構與時序的基礎概念,在本刊2001年第2期的專題中就已有闡述,但在這里為了保證專題的可讀性,我們需要再次加強這方面的系統認識。正確並深刻理解內存的基礎概念,是閱讀本專題的第一條件。因為即使是RDRAM,在很多方面也是與SDRAM相似的,而至於DDR與DDR-Ⅱ、QBM等形式的內存更是與SDRAM有著緊密的聯系。

一、 SDRAM內存模組與基本結構

我們平時看到的SDRAM都是以模組形式出現,為什麼要做成這種形式呢?這首先要接觸到兩個概念:物理Bank與晶元位寬。

PC133時代的168pin SDRAM DIMM

1、 物理Bank

傳統內存系統為了保證CPU的正常工作,必須一次傳輸完CPU在一個傳輸周期內所需要的數據。而CPU在一個傳輸周期能接受的數據容量就是CPU數據匯流排的位寬,單位是bit(位)。當時控制內存與CPU之間數據交換的北橋晶元也因此將內存匯流排的數據位寬等同於CPU數據匯流排的位寬,而這個位寬就稱之為物理Bank(Physical Bank,下文簡稱P-Bank)的位寬。所以,那時的內存必須要組織成P-Bank來與CPU打交道。資格稍老的玩家應該還記得Pentium剛上市時,需要兩條72pin的SIMM才能啟動,因為一條72pin -SIMM只能提供32bit的位寬,不能滿足Pentium的64bit數據匯流排的需要。直到168pin-SDRAM DIMM上市後,才可以使用一條內存開機。下面將通過晶元位寬的講述來進一步解釋P-Bank的概念。

不過要強調一點,P-Bank是SDRAM及以前傳統內存家族的特有概念,在RDRAM中將以通道(Channel)取代,而對於像Intel E7500那樣的並發式多通道DDR系統,傳統的P-Bank概念也不適用。

2、 晶元位寬

上文已經講到SDRAM內存系統必須要組成一個P-Bank的位寬,才能使CPU正常工作,那麼這個P-Bank位寬怎麼得到呢?這就涉及到了內存晶元的結構。

每個內存晶元也有自己的位寬,即每個傳輸周期能提供的數據量。理論上,完全可以做出一個位寬為64bit的晶元來滿足P-Bank的需要,但這對技術的要求很高,在成本和實用性方面也都處於劣勢。所以晶元的位寬一般都較小。台式機市場所用的SDRAM晶元位寬最高也就是16bit,常見的則是8bit。這樣,為了組成P-Bank所需的位寬,就需要多顆晶元並聯工作。對於16bit晶元,需要4顆(4×16bit=64bit)。對於8bit晶元,則就需要8顆了。

以上就是晶元位寬、晶元數量與P-Bank的關系。P-Bank其實就是一組內存晶元的集合,這個集合的容量不限,但這個集合的總位寬必須與CPU數據位寬相符。隨著計算機應用的發展,一個系統只有一個P-Bank已經不能滿足容量的需要。所以,晶元組開始可以支持多個P-Bank,一次選擇一個P-Bank工作,這就有了晶元組支持多少(物理)Bank的說法。而在Intel的定義中,則稱P-Bank為行(Row),比如845G晶元組支持4個行,也就是說它支持4個P-Bank。另外,在一些文檔中,也把P-Bank稱為Rank(列)。

回到開頭的話題,DIMM是SDRAM集合形式的最終體現,每個DIMM至少包含一個P-Bank的晶元集合。在目前的DIMM標准中,每個模組最多可以包含兩個P-Bank的內存晶元集合,雖然理論上完全可以在一個DIMM上支持多個P-Bank,比如SDRAM DIMM就有4個晶元選擇信號(Chip Select,簡稱片選或CS),理論上可以控制4個P-Bank的晶元集合。只是由於某種原因而沒有這么去做。比如設計難度、製造成本、晶元組的配合等。至於DIMM的面數與P-Bank數量的關系,在2001年2月的專題中已經明確了,面數≠P-Bank數,只有在知道晶元位寬的情況下,才能確定P-Bank的數量,大度256MB內存就是明顯一例,而這種情況在Registered模組中非常普遍。有關內存模組的設計,將在後面的相關章節中繼續探討。

二、 SDRAM內存晶元的內部結構

1、邏輯Bank與晶元位寬

講完SDRAM的外在形式,就該深入了解SDRAM的內部結構了。這里主要的概念就是邏輯Bank。簡單地說,SDRAM的內部是一個存儲陣列。因為如果是管道式存儲(就如排隊買票),就很難做到隨機訪問了。

陣列就如同表格一樣,將數據「填」進去,你可以它想像成一張表格。和表格的檢索原理一樣,先指定一個行(Row),再指定一個列(Column),我們就可以准確地找到所需要的單元格,這就是內存晶元定址的基本原理。對於內存,這個單元格可稱為存儲單元,那麼這個表格(存儲陣列)叫什麼呢?它就是邏輯Bank(Logical Bank,下文簡稱L-Bank)。

L-Bank存儲陣列示意圖

由於技術、成本等原因,不可能只做一個全容量的L-Bank,而且最重要的是,由於SDRAM的工作原理限制,單一的L-Bank將會造成非常嚴重的定址沖突,大幅降低內存效率(在後文中將詳細講述)。所以人們在SDRAM內部分割成多個L-Bank,較早以前是兩個,目前基本都是4個,這也是SDRAM規范中的最高L-Bank數量。到了RDRAM則最多達到了32個,在最新DDR-Ⅱ的標准中,L-Bank的數量也提高到了8個。

這樣,在進行定址時就要先確定是哪個L-Bank,然後再在這個選定的L-Bank中選擇相應的行與列進行定址。可見對內存的訪問,一次只能是一個L-Bank工作,而每次與北橋交換的數據就是L-Bank存儲陣列中一個「存儲單元」的容量。在某些廠商的表述中,將L-Bank中的存儲單元稱為Word(此處代表位的集合而不是位元組的集合)。

從前文可知,SDRAM內存晶元一次傳輸率的數據量就是晶元位寬,那麼這個存儲單元的容量就是晶元的位寬(也是L-Bank的位寬),但要注意,這種關系也僅對SDRAM有效,原因將在下文中說明。

2、內存晶元的容量

現在我們應該清楚內存晶元的基本組織結構了。那麼內存的容量怎麼計算呢?顯然,內存晶元的容量就是所有L-Bank中的存儲單元的容量總合。計算有多少個存儲單元和計算表格中的單元數量的方法一樣:

存儲單元數量=行數×列數(得到一個L-Bank的存儲單元數量)×L-Bank的數量

在很多內存產品介紹文檔中,都會用M×W的方式來表示晶元的容量(或者說是晶元的規格/組織結構)。M是該晶元中存儲單元的總數,單位是兆(英文簡寫M,精確值是1048576,而不是1000000),W代表每個存儲單元的容量,也就是SDRAM晶元的位寬(Width),單位是bit。計算出來的晶元容量也是以bit為單位,但用戶可以採用除以8的方法換算為位元組(Byte)。比如8M×8,這是一個8bit位寬晶元,有8M個存儲單元,總容量是64Mbit(8MB)。

不過,M×W是最簡單的表示方法。下圖則是某公司對自己內存晶元的容量表示方法,這可以說是最正規的形式之一。

業界正規的內存晶元容量表示方法

我們可以計算一下,結果可以發現這三個規格的容量都是128Mbits,只是由於位寬的變化引起了存儲單元的數量變化。從這個例子就也可以看出,在相同的總容量下,位寬可以採用多種不同的設計。

3、與晶元位寬相關的DIMM設計

為什麼在相同的總容量下,位寬會有多種不同的設計呢?這主要是為了滿足不同領域的需要。現在大家已經知道P-Bank的位寬是固定的,也就是說當晶元位寬確定下來後,一個P-Bank中晶元的個數也就自然確定了,而前文講過P-Bank對晶元集合的位寬有要求,對晶元集合的容量則沒有任何限制。高位寬的晶元可以讓DIMM的設計簡單一些(因為所用的晶元少),但在晶元容量相同時,這種DIMM的容量就肯定比不上採用低位寬晶元的模組,因為後者在一個P-Bank中可以容納更多的晶元。比如上文中那個內存晶元容量標識圖,容量都是128Mbit,合16MB。如果DIMM採用雙P-Bank+16bit晶元設計,那麼只能容納8顆晶元,計128MB。但如果採用4bit位寬晶元,則可容納32顆晶元,計512MB。DIMM容量前後相差出4倍,可見晶元位寬對DIMM設計的重要性。因此,8bit位寬晶元是桌面台式機上容量與成本之間平衡性較好的選擇,所以在市場上也最為普及,而高於16bit位寬的晶元一般用在需要更大位寬的場合,如顯卡等,至於4bit位寬晶元很明顯非常適用於大容量內存應用領域,基本不會在標準的Unbuffered 模組設計中出現。

三、 SDRAM的引腳與封裝

內存晶元要想工作,必須要與內存控制器有所聯系,同時對於一個電氣元件,電源供應也是必不可少的,而且數據的傳輸要有一個時鍾作為觸發參考。因此,SDRAM在封裝時就要留出相應的引腳以供使用。電源與時鍾的引腳就不必多說了,現在我們可以想像一下,至少應該有哪些控制引腳呢?

我們從內存定址的步驟縷下來就基本明白了,從中我們也就能了解內存工作的大體情況。這里需要說明的是,與DIMM一樣,SDRAM有著自己的業界設計規范,在一個容量標准下,SDRAM的引腳/信號標准不能只考慮一種位寬的設計,而是要顧及多種位寬,然後盡量給出一個通用的標准,小位寬的晶元也許會空出一些引腳,但高位寬的晶元可能就全部用上了。不過容量不同時,設計標准也會有所不同,一般的容量越小的晶元所需要的引腳也就越小。

1、 首先,我們知道內存控制器要先確定一個P-Bank的晶元集合,然後才對這集合中的晶元進行定址操作。因此要有一個片選的信號,它一次選擇一個P-Bank的晶元集(根據位寬的不同,數量也不同)。被選中的晶元將同時接收或讀取數據,所以要有一個片選信號。

2、 接下來是對所有被選中的晶元進行統一的L-Bank的定址,目前SDRAM中L-Bank的數量最高為4個,所以需要兩個L-Bank地址信號(22=4)。

3、 最後就是對被選中的晶元進行統一的行/列(存儲單元)定址。地址線數量要根據晶元的組織結構分別設計了。但在相同容量下,行數不變,只有列數會根據位寬的而變化,位寬越大,列數越少,因為所需的存儲單元減少了。

4、 找到了存儲單元後,被選中的晶元就要進行統一的數據傳輸,那麼肯定要有與位寬相同數量的數據I/O通道才行,所以肯定要有相應數量的數據線引腳。

現在我們就基本知道了內存晶元的一些信號引腳,下圖就是一個簡單的SDRAM示意圖,大家可以詳細看看。

圖註:128Mbit晶元不同位寬的引腳圖(NC代表未使用,-表示與內側位寬設計相同)

根據SDRAM的官方規范,台式機上所用的SDRAM在不同容量下的各種位寬封裝標准如下:

四、SDRAM的內部基本操作與工作時序

上文我們已經了解了SDRAM所用到的基本信號線路,下面就看看它們在SDRAM晶元內部是怎麼「布置」的,並從這里開始深入了解內存的基本操作與過程,在這一節中我們將接觸到有天書之稱的時序圖,但不要害怕,根據文中的指導慢慢理解,您肯定可以看懂它。首先,我們先認識一下SDRAM的內部結構,然後再開始具體的講述。

128Mbit(32M×4)SDRAM內部結構圖(點擊放大)

1、晶元初始化

可能很多人都想像不到,在SDRAM晶元內部還有一個邏輯控制單元,並且有一個模式寄存器為其提供控制參數。因此,每次開機時SDRAM都要先對這個控制邏輯核心進行初始化。有關預充電和刷新的含義在下文有講述,關鍵的階段就在於模式寄存器(MR,Mode Register)的設置,簡稱MRS(MR Set),這一工作由北橋晶元在BIOS的控制下進行,寄存器的信息由地址線來提供。

SDRAM在開機時的初始化過程

SDRAM模式寄存器所控制的操作參數:地址線提供不同的0/1信號來獲得不同的參數。在設置到MR之後,就開始了進入正常的工作狀態,圖中相關參數將結合下文具體講述

2、行有效

初始化完成後,要想對一個L-Bank中的陣列進行定址,首先就要確定行(Row),使之處於活動狀態(Active),然後再確定列。雖然之前要進行片選和L-Bank的定址,但它們與行有效可以同時進行。

行有效時序圖

從圖中可以看出,在CS#、L-Bank定址的同時,RAS(Row Address Strobe,行地址選通脈沖)也處於有效狀態。此時An地址線則發送具體的行地址。如圖中是A0-A11,共有12個地址線,由於是二進製表示法,所以共有4096個行(212=4096),A0-A11的不同數值就確定了具體的行地址。由於行有效的同時也是相應L-Bank有效,所以行有效也可稱為L-Bank有效。

3、列讀寫

行地址確定之後,就要對列地址進行定址了。但是,地址線仍然是行地址所用的A0-A11(本例)。沒錯,在SDRAM中,行地址與列地址線是共用的。不過,讀/寫的命令是怎麼發出的呢?其實沒有一個信號是發送讀或寫的明確命令的,而是通過晶元的可寫狀態的控制來達到讀/寫的目的。顯然WE#信號就是一個關鍵。WE#無效時,當然就是讀取命令。

SDRAM基本操作命令(上表可點擊放大), 通過各種控制/地址信號的組合來完成(H代表高電平,L代表低電平,X表示高低電平均沒有影響)。此表中,除了自刷新命令外,所有命令都是默認CKE有效。對於自刷新命令,下文有詳解

列定址信號與讀寫命令是同時發出的。雖然地址線與行定址共用,但CAS(Column Address Strobe,列地址選通脈沖)信號則可以區分開行與列定址的不同,配合A0-A9,A11(本例)來確定具體的列地址。

讀寫操作示意圖,讀取命令與列地址一塊發出(當WE#為低電平是即為寫命令)

然而,在發送列讀寫命令時必須要與行有效命令有一個間隔,這個間隔被定義為tRCD,即RAS to CAS Delay(RAS至CAS延遲),大家也可以理解為行選通周期,這應該是根據晶元存儲陣列電子元件響應時間(從一種狀態到另一種狀態變化的過程)所制定的延遲。tRCD是SDRAM的一個重要時序參數,可以通過主板BIOS經過北橋晶元進行調整,但不能超過廠商的預定范圍。廣義的tRCD以時鍾周期(tCK,Clock Time)數為單位,比如tRCD=2,就代表延遲周期為兩個時鍾周期,具體到確切的時間,則要根據時鍾頻率而定,對於PC100 SDRAM,tRCD=2,代表20ns的延遲,對於PC133則為15ns。

tRCD=3的時序圖

4、 數據輸出(讀)

在選定列地址後,就已經確定了具體的存儲單元,剩下的事情就是數據通過數據I/O通道(DQ)輸出到內存匯流排上了。但是在CAS發出之後,仍要經過一定的時間才能有數據輸出,從CAS與讀取命令發出到第一筆數據輸出的這段時間,被定義為CL(CAS Latency,CAS潛伏期)。由於CL只在讀取時出現,所以CL又被稱為讀取潛伏期(RL,Read Latency)。CL的單位與tRCD一樣,為時鍾周期數,具體耗時由時鍾頻率決定。

不過,CAS並不是在經過CL周期之後才送達存儲單元。實際上CAS與RAS一樣是瞬間到達的,但CAS的響應時間要更快一些。為什麼呢?假設晶元位寬為n個bit,列數為c,那麼一個行地址要選通n×c個存儲體,而一個列地址只需選通n個存儲體。但存儲體中晶體管的反應時間仍會造成數據不可能與CAS在同一上升沿觸發,肯定要延後至少一個時鍾周期。

由於晶元體積的原因,存儲單元中的電容容量很小,所以信號要經過放大來保證其有效的識別性,這個放大/驅動工作由S-AMP負責,一個存儲體對應一個S-AMP通道。但它要有一個准備時間才能保證信號的發送強度(事前還要進行電壓比較以進行邏輯電平的判斷),因此從數據I/O匯流排上有數據輸出之前的一個時鍾上升沿開始,數據即已傳向S-AMP,也就是說此時數據已經被觸發,經過一定的驅動時間最終傳向數據I/O匯流排進行輸出,這段時間我們稱之為tAC(Access Time from CLK,時鍾觸發後的訪問時間)。tAC的單位是ns,對於不同的頻率各有不同的明確規定,但必須要小於一個時鍾周期,否則會因訪問時過長而使效率降低。比如PC133的時鍾周期為7.5ns,tAC則是5.4ns。需要強調的是,每個數據在讀取時都有tAC,包括在連續讀取中,只是在進行第一個數據傳輸的同時就開始了第二個數據的tAC。

CL=2與tAC示意圖

CL的數值不能超出晶元的設計規范,否則會導致內存的不穩定,甚至開不了機(超頻的玩家應該有體會),而且它也不能在數據讀取前臨時更改。CL周期在開機初始化過程中的MRS階段進行設置,在BIOS中一般都允許用戶對其調整,然後BIOS控制北橋晶元在開機時通過A4-A6地址線對MR中CL寄存器的信息進行更改。

不過,從存儲體的結構圖上可以看出,原本邏輯狀態為1的電容在讀取操作後,會因放電而變為邏輯0。所以,以前的DRAM為了在關閉當前行時保證數據的可靠性,要對存儲體中原有的信息進行重寫,這個任務由數據所經過的刷新放大器來完成,它根據邏輯電平狀態,將數據進行重寫(邏輯0時就不重寫),由於這個操作與數據的輸出是同步進行互不沖突,所以不會產生新的重寫延遲。後來通過技術的改良,刷新放大器被取消,其功能由S-AMP取代,因為在讀取時它會保持數據的邏輯狀態,起到了一個Cache的作用,再次讀取時由它直接發送即可,不用再進行新的定址輸出,此時數據重寫操作則可在預充電階段完成。

5、數據輸入(寫)
數據寫入的操作也是在tRCD之後進行,但此時沒有了CL(記住,CL只出現在讀取操作中),行定址與列定址的時序圖和上文一樣,只是在列定址時,WE#為有效狀態。

數據寫入的時序圖

從圖中可見,由於數據信號由控制端發出,輸入時晶元無需做任何調校,只需直接傳到數據輸入寄存器中,然後再由寫入驅動器進行對存儲電容的充電操作,因此數據可以與CAS同時發送,也就是說寫入延遲為0。不過,數據並不是即時地寫入存儲電容,因為選通三極體(就如讀取時一樣)與電容的充電必須要有一段時間,所以數據的真正寫入需要一定的周期。為了保證數據的可靠寫入,都會留出足夠的寫入/校正時間(tWR,Write Recovery Time),這個操作也被稱作寫回(Write Back)。tWR至少佔用一個時鍾周期或再多一點(時鍾頻率越高,tWR佔用周期越多),有關它的影響將在下文進一步講述。

6、突發長度

突發(Burst)是指在同一行中相鄰的存儲單元連續進行數據傳輸的方式,連續傳輸所涉及到存儲單元(列)的數量就是突發長度(Burst Lengths,簡稱BL)。
在目前,由於內存控制器一次讀/寫P-Bank位寬的數據,也就是8個位元組,但是在現實中小於8個位元組的數據很少見,所以一般都要經過多個周期進行數據的傳輸。上文講到的讀/寫操作,都是一次對一個存儲單元進行定址,如果要連續讀/寫就還要對當前存儲單元的下一個單元進行定址,也就是要不斷的發送列地址與讀/寫命令(行地址不變,所以不用再對行定址)。雖然由於讀/寫延遲相同可以讓數據的傳輸在I/O端是連續的,但它佔用了大量的內存控制資源,在數據進行連續傳輸時無法輸入新的命令,效率很低(早期的FPE/EDO內存就是以這種方式進行連續的數據傳輸)。為此,人們開發了突發傳輸技術,只要指定起始列地址與突發長度,內存就會依次地自動對後面相應數量的存儲單元進行讀/寫操作而不再需要控制器連續地提供列地址。這樣,除了第一筆數據的傳輸需要若干個周期(主要是之前的延遲,一般的是tRCD+CL)外,其後每個數據只需一個周期的即可獲得。在很多北橋晶元的介紹中都有類似於X-1-1-1的字樣,就是指這個意思,其中的X代表就代表第一筆數據所用的周期數。

非突發連續讀取模式:不採用突發傳輸而是依次單獨定址,此時可等效於BL=1。雖然可以讓數據是連續的傳輸,但每次都要發送列地址與命令信息,控制資源佔用極大

突發連續讀取模式:只要指定起始列地址與突發長度,定址與數據的讀取自動進行,而只要控制好兩段突發讀取命令的間隔周期(與BL相同)即可做到連續的突發傳輸

至於BL的數值,也是不能隨便設或在數據進行傳輸前臨時決定。在上文講到的初始化過程中的MRS階段就要對BL進行設置。目前可用的選項是1、2、4、8、全頁(Full Page),常見的設定是4和8。順便說一下,BL能否更改與北橋晶元的設計有很大關系,不是每個北橋都能像調整CL那樣來調整BL。某些晶元組的BL是定死而不可改的,比如Intel晶元組的BL基本都為4,所以在相應的主板BIOS中也就不會有BL的設置選項。而由於目前的SDRAM系統的數據傳輸是以64bit/周期進行,所以在一些BIOS也把BL用QWord(4字,即64bit)來表示。如4QWord就是BL=4。

另外,在MRS階段除了要設定BL數值之外,還要具體確定讀/寫操作的模式以及突發傳輸的模式。突發讀/突發寫,表示讀與寫操作都是突發傳輸的,每次讀/寫操作持續BL所設定的長度,這也是常規的設定。突發讀/單一寫,表示讀操作是突發傳輸,寫操作則只是一個個單獨進行。突發傳輸模式代表著突發周期內所涉及到的存儲單元的傳輸順序。順序傳輸是指從起始單元開始順序讀取。假如BL=4,起始單元編號是n,順序就是n、n+1、n+2、n+3。交錯傳輸就是打亂正常的順序進行數據傳輸(比如第一個進行傳輸的單元是n,而第二個進行傳輸的單元是n+2而不是n+1),至於交錯的規則在SDRAM規范中有詳細的定義表,但在這此出於必要性與篇幅的考慮就不列出了。

7、預充電

由於SDRAM的定址具體獨占性,所以在進行完讀寫操作後,如果要對同一L-Bank的另一行進行定址,就要將原來有效(工作)的行關閉,重新發送行/列地址。L-Bank關閉現有工作行,准備打開新行的操作就是預充電(Precharge)。預充電可以通過命令控制,也可以通過輔助設定讓晶元在每次讀寫操作之後自動進行預充電。實際上,預充電是一種對工作行中所有存儲體進行數據重寫,並對行地址進行復位,同時釋放S-AMP(重新加入比較電壓,一般是電容電壓的1/2,以幫助判斷讀取數據的邏輯電平,因為S-AMP是通過一個參考電壓與存儲體位線電壓的比較來判斷邏輯值的),以准備新行的工作。具體而言,就是將S-AMP中的數據回寫,即使是沒有工作過的存儲體也會因行選通而使存儲電容受到干擾,所以也需要S-AMP進行讀後重寫。此時,電容的電量(或者說其產生的電壓)將是判斷邏輯狀態的依據(讀取時也需要),為此要設定一個臨界值,一般為電容電量的1/2,超過它的為邏輯1,進行重寫,否則為邏輯0,不進行重寫(等於放電)。為此,現在基本都將電容的另一端接入一個指定的電壓(即1/2電容電壓),而不是接地,以幫助重寫時的比較與判斷。

現在我們再回過頭看看讀寫操作時的命令時序圖,從中可以發現地址線A10控制著是否進行在讀寫之後當前L-Bank自動進行預充電,這就是上文所說的「輔助設定」。而在單獨的預充電命令中,A10則控制著是對指定的L-Bank還是所有的L-Bank(當有多個L-Bank處於有效/活動狀態時)進行預充電,前者需要提供L-Bank的地址,後者只需將A10信號置於高電平。

在發出預充電命令之後,要經過一段時間才能允許發送RAS行有效命令打開新的工作行,這個間隔被稱為tRP(Precharge command Period,預充電有效周期)。和tRCD、CL一樣,tRP的單位也是時鍾周期數,具體值視時鍾頻率而定。

(上圖可點擊放大)

讀取時預充電時序圖:圖中設定:CL=2、BL=4、tRP=2。自動預充電時的開始時間與此圖一樣,只是沒有了單獨的預充電命令,並在發出讀取命令時,A10地址線要設為高電平(允許自動預充電)。可見控制好預充電啟動時間很重要,它可以在讀取操作結束後立刻進入新行的定址,保證運行效率。

誤區:讀寫情況下都要考慮寫回延遲

有些文章強調由於寫回操作而使讀/寫操作後都有一定的延遲,但從本文的介紹中寫可以看出,即使是讀後立即重寫的設計,由於是與數據輸出同步進行,並不存在延遲。只有在寫操作後進行其他的操作時,才會有這方面的影響。寫操作雖然是0延遲進行,但每筆數據的真正寫入則需要一個足夠的周期來保證,這段時間就是寫回周期(tWR)。所以預充電不能與寫操作同時進行,必須要在tWR之後才能發出預充電命令,以確保數據的可靠寫入,否則重寫的數據可能是錯的,這就造成了寫回延遲。

(上圖可點擊放大)

數據寫入時預充電操作時序圖:注意其中的tWR參數,由於它的存在,使預充電操作延後,從而造成寫回延遲

8、刷新

之所以稱為DRAM,就是因為它要不斷進行刷新(Refresh)才能保留住數據,因此它是DRAM最重要的操作。

刷新操作與預充電中重寫的操作一樣,都是用S-AMP先讀再寫。但為什麼有預充電操作還要進行刷新呢?因為預充電是對一個或所有L-Bank中的工作行操作,並且是不定期的,而刷新則是有固定的周期,依次對所有行進行操作,以保留那些久久沒經歷重寫的存儲體中的數據。但與所有L-Bank預充電不同的是,這里的行是指所有L-Bank中地址相同的行,而預充電中各L-Bank中的工作行地址並不是一定是相同的。

那麼要隔多長時間重復一次刷新呢?目前公認的標準是,存儲體中電容的數據有效保存期上限是64ms(毫秒,1/1000秒),也就是說每一行刷新的循環周期是64ms。這樣刷新速度就是:行數量/64ms。我們在看內存規格時,經常會看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標識,這里的4096與8192就代表這個晶元中每個L-Bank的行數。刷新命令一次對一行有效,發送間隔也是隨總行數而變化,4096行時為15.625μs(微秒,1/1000毫秒),8192行時就為7.8125μs。

刷新操作分為兩種:自動刷新(Auto Refresh,簡稱AR)與自刷新(Self Refresh,簡稱SR)。不論是何種刷新方式,都不需要外部提供行地址信息,因為這是一個內部的自動操作。對於AR, SDRAM內部有一個行地址生成器(也稱刷新計數器)用來自動的依次生成行地址。由於刷新是針對一行中的所有存儲體進行,所以無需列定址,或者說CAS在RAS之前有效。所以,AR又稱CBR(CAS Before RAS,列提前於行定位)式刷新。由於刷新涉及到所有L-Bank,因此在刷新過程中,所有L-Bank都停止工作,而每次刷新所佔用的時間為9個時鍾周期(PC133標准),之後就可進入正常的工作狀態,也就是說在這9 個時鍾

⑺ 作為系統安裝盤,U盤和光碟,那種儲存時間更久

拋開你問的問題,先說說那個能「使用」的更長。
光碟用大概2年就嗝兒屁了,當然還要看你的使用率來講了,U盤靠晶圓晶元來進行存儲,理論上當然是U盤時間更長了,只要晶圓晶元不被燒壞就可以一直使用;如果光碟和U盤都不使用,理論上光碟可以存儲30年,U盤可以存儲80年。
再者說,兩個帶起來當然是U盤更方便了,現在的電腦包括6年前的,都支持USB2.0。但是不一定所有的電腦都有光碟機。如果沒有光碟機你還要帶個光碟機過去。現在配電腦基本上都不要光碟機了。
一句話,U盤代替了光碟。你說那個更好?

⑻ 自己更換手機字型檔的詳細步驟

1、拆機,因為晶元都在主板上,而想要取出主板,拆機是必經的第一步。(一般工程師可操作)

6、用SPT設備寫入串號、修復信號。SPT模式和工廠模式是手機內置的兩種不同的工程模式,SPT模式用於修復信號,工廠模式則用於寫入串號。字型檔和CPU是加密的,換完原裝全新字型檔後,主板上的CPU和新字型檔不匹配,就會出現沒有基帶串號的問題,這時需要用專業的SPT儀器去寫入串號和修復信號。修復完成之後,再開機就可以看到信號和運營商的顯示。(一般工程師可操作)

更多時候,字型檔損壞都需要通過更換新字型檔來解決。這種維修方式操作難度比較高,再加上需要一個新字型檔,目前市場報價大概在450-500元之間。


熱點內容
監控腳本實用 發布:2022-11-30 14:14:28 瀏覽:376
九陰真經顯血腳本 發布:2022-11-30 14:14:22 瀏覽:195
浪潮伺服器mgn口地址 發布:2022-11-30 14:13:41 瀏覽:817
linux鎖屏設置 發布:2022-11-30 14:08:20 瀏覽:894
演算法轉讓 發布:2022-11-30 14:07:24 瀏覽:22
我的世界為什麼從伺服器斷開連接 發布:2022-11-30 14:07:04 瀏覽:425
怎麼擠出母乳存儲袋中的空氣 發布:2022-11-30 14:05:32 瀏覽:31
linuxbin文件 發布:2022-11-30 14:01:19 瀏覽:478
購物網站源碼php 發布:2022-11-30 13:58:15 瀏覽:472
python執行java 發布:2022-11-30 13:56:23 瀏覽:940