fpga編譯文件過大

⑴ 用QuartusII做FPGA開發，怎麼把很多工程最後放到一個工程里去編譯，合成一個大工程

如果大家各自模塊調試都沒問題的話，那就把所有模塊生成塊，然後直接連線就行了

⑵ FPGA編譯的問題

看看是不是沒把dlatch.v添加到工程裡面

⑶ 誰能縮短大容量FPGA的編譯時間

1）加大內存，最少大於8G，最好16G以上
2）換新的多核CPU微機
3）工程加約束，約束越清晰，軟體編譯的目的性越明確，時間越快。另外就是約束不能太過，比如100MHz的工作頻率，約束到150MHz，這樣會增加編譯綜合的難度。

⑷ FPGA電路圖在編譯時Fitter出現ROM超過限制

可以在quartus菜單的design中，選定比你現在選定的FPGA型號更高級的型號，更高級的型號支持的ROM容量更多更大。也可以考慮優化自己的程序。

⑸ Quartus II 編譯問題~~

我用的11.0沒有這個問題。你可能是第一次編譯後更改過設置。或者是不是run過別人的TCL文件那樣也可能更改了你的設置。在Assigments\Device\Device and pin options\configuration\configuration scheme 下面有你要選Active serial 模式這樣才能生成pof文件。如果你選了PS模式只生成sof文件。
EPCS的事情也在Assigments\Device\Device and pin options\configuration下面如果你選的FPGA不是特別大的話，默認的設置是auto就是epcs4。
順便問下這個你用的SP1是安裝的整個11.0SP1 。還是裝好11.0後單獨安裝的sp1包。有破解文件能給我一個么？我的郵箱[email protected]

⑹ 誰能縮短大容量fpga的編譯時間

1）加大主機內存；
2）換好的主機（cpu）；
3）fpga工程加約束，約束越具體，軟體工作時的目的性就越強，運行時間就短，不過約束達到要求即可，不能約束得太厲害，比如100MHz就可以滿足了，你非要約束為150MHz。

⑺ fpga編譯問題

你是不是用了SIGNALTAPII,用了的話你編譯時必須是你在signaltaoII中用到的信號所在的層來編譯，如果不是的話就會出現這個問題。

⑻ 求教FPGA編譯中的問題

應該跟時序約束相關，看看原來的工程裡面的.sdc文件是否拿過來了。（Assignments--Settings--TimeQuestTimngAnalyzer）