cpld編程
Ⅰ 利用cpld編程有哪兩種典型編程方法
1、按使用計算機的通訊介面劃分，有：串口下載（BitBlaster或MasterBlaster）、並口下載（ByteBlaster）、USB介面下載(MasterBlaster或APU)等方式。
2、若按使用的CPLD/FPGA器件劃分，有：CPLD編程（適用於片內編程元件為EPROM、E2PROM 和快閃記憶體的器件）；FPGA下載（適用於片內編程元件為SDRAM的器件）。
3、按CPLD/FPGA器件在編程下載過程中的狀態劃分,有主動配置方式，在這種配置方式下,由CPLD器件引導配置操作的過程並控制著外部存貯器和初始化過程；被動配置方式，在這種配置方式下,由外部CPU或控制器（如單片機）控制配置的過程。
CPLD器件按照正常使用和下載的不同過程其工作狀態分為三種：
1、用戶狀態(User mode)：即電路中CPLD器件正常工作時的狀態；
2、配置狀態(Configuration mode )：指將編程數據裝入CPLD/FPGA器件的過程，也可稱之為下載狀態；
Ⅱ CPLD和FPGA的編程和配置有哪些方式
對CPLD/FPGA晶元進行編程配置的方式有多種
1、按使用計算機的通訊介面劃分，有：
（1）串口下載（BitBlaster或MasterBlaster）、
（2）並口下載（ByteBlaster）、
（3）USB介面下載(MasterBlaster或APU)等方式。
2、若按使用的CPLD/FPGA器件劃分，有：
1）CPLD編程（適用於片內編程元件為EPROM、E2PROM 和快閃記憶體的器件）；
2）FPGA下載（適用於片內編程元件為SDRAM的器件）
3、按CPLD/FPGA器件在編程下載過程中的狀態劃分,有:
1）主動配置方式。
在這種配置方式下,由CPLD器件引導配置操作的過程並控制著外部存貯器和初始化過程；
2）被動配置方式。
在這種配置方式下,由外部CPU或控制器（如單片機）控制配置的過程。
CPLD/FPGA器件按照正常使用和下載的不同過程其工作狀態分為三種：
1、用戶狀態(User mode)
即電路中CPLD器件正常工作時的狀態；
2、配置狀態(Configuration mode )
指將編程數據裝入CPLD/FPGA器件的過程，也可稱之為下載狀態；
3、初始化狀態(Initialization)
此時CPLD/FPGA器件內部的各類寄存器復位，
讓I／O引腳為使器件正常工作作好准備。
ALTERA公司的開發系統MAX+PLUSⅡ可以生成多種格式的編程數據文件。對於不同系列器件, 所能生成的編程/配置文件類型有所不同, 但大致可有下面幾種類型:
①SRAM Object格式（.sof）:
SOF格式文件用於FLEX器件的Bit Blaster或Byteblaster被動配置方式。
MAX+PLUS II編譯綜合工具會在編譯綜合過程中自動為FLEX系列器件生成SOF數據格式文件, 其它數據格式均可由該種格式轉化而成。
②Programming Object格式（.pof）:
POF格式文件用於對MAX系列器件編程配置, 也可以用於對採用EPROM配置方式的FLEX器件進行配置。POF文件也是由MAX+PLUS II軟體在編譯綜合過程中自動產生。
③十六進制格式（.hex）:
HEX格式文件是使用第三方編程硬體對並行EPROM編程的數據文件，從而可以將並行EPROM作為數據源, 用微處理器對FLEX器件進行被動串列同步（PS）配置或被動串列非同步（PSA）配置。
④ASCII碼文本格式（.ttf）:
TTF格式文件適用於被動串列同步（PS）配置和被動串列非同步（PSA）配置類型, 它在配置數據之間以逗號分隔。
編程一般會用：Verilog和VHDL兩種來完成，也用用電路直接搭的，那種比較高端，需要很豐富的設計經驗，和對數字電路的了解
Ⅲ CPLD和FPGA單片機是使用VHDL或verlilog HDL語言來編程的嗎
CPLD/FPGA
和
單片機是不同的。
VHDL，verilog是FPGA（或cpld）的編程語言。著兩種都是硬體編程語言，也就是對硬體進行邏輯綜合編程。
單片機是「已知硬體」，也就是說硬體都已經設計好了，需要做得是軟體編程，一般是用C或匯編。
當然，做FPGA做到復雜的時候（操作系統）也要用到C編程。
說清楚了吧^_^
Ⅳ CPLD程序寫在哪裡
CPLD程序寫在CPLD晶元中。用戶可以把編譯好的CPLD程序通過專用的CPLD程序燒寫器燒寫到CPLD晶元中,從而實現程序設計的數字邏輯功能。CPLD是在PLD器件基礎上發展起來的數字邏輯器件，PLD是指Programmable logic device，即可編程邏輯器件。
CPLD是complex programmable logic device，即復雜可編程邏輯器件。用戶可以把編譯好的CPLD程序通過專用的CPLD程序燒寫器燒寫到CPLD晶元中，從而實現程序設計的數字邏輯功能。所以CPLD可以通過編寫特定邏輯的硬體程序，代替分立的數字邏輯晶元實現各種數字邏輯的功能。
Ⅳ cpld的可編程主要是基於什麼結構
與或陣列可編程。可編程陣列邏輯，英語縮寫PAL（programmable array logic)。由可編程的與陣列、固定的或陣列和輸出反饋單元組成的一種可編程邏輯器件。PAL器件由可編程的與陣列、固定的或陣列和輸出反饋單元組成。
輸入和輸出型結構
具有三態輸出緩沖器和反饋緩沖器。反饋緩沖器可使三態輸出反饋到與陣列輸入端，構成簡單的觸發器，使輸出具有記憶功能。
用戶通過編程可以控制三態輸出緩沖器的狀態，從而實現對輸入/輸出引出端數目的任意配置。利用可編程輸入/輸型PAL器件，可設計編碼器、解碼器、數據選擇器等組合邏輯電路，也可完成串列數據移位和循環等操作。