quartus編譯報錯171000

① QUARTUS編譯錯誤怎麼解決

my_pkg程序包已經編譯好了嘛？需要先編譯好my_pkg程序包。

② 安裝quartus ii 13.0之後編譯報錯

沒有安裝相應的器件庫

③ quartus II 進行編譯時，顯示出錯，是什麼問題，怎麼解決

很明顯你的license安裝不正確，建議重新下一個破解器，破解Quartus，網上的破解器是支持
EP2C35F672C6的，除非你的軟體版本太低

④ Quartus II編譯時出現錯誤

第一條是沒有找到所需要的初始化文件或者已經編譯生成的hex文件，如果有其他編譯軟體的話，請在編譯時，生成hex文件前打鉤
第二條也許是always的敏感變數出現問題，沒有給出程序一時無法解決
一共兩條錯誤，後面的是warning，可以不予理睬

⑤ quartus II 7.2 編譯報錯 求大神修改 謝謝

我編譯了一下，我只能說你好好去看看Verilog語法吧
case 語句的用法錯了
還有Verilog不是C語言，模塊並不
是函數，不能把模塊當函數用，比如你在begin end 之間調用了模塊，這是典型的C語言的語法，
case(mode)
begin
1'b0:
begin Hour[7:0]<=t_hour[7:0]; Minute[7:0]<=t_minute[7:0]; Second[7:0]<=t_second[7:0];end
1'b1:
begin Second[7:0]<=8'h00;
assign a_MinH_EN=(Adj_Min&&(a_minute[3:0]==4'h9));
counter10 U3(a_minute[3:0],nCR,Adj__Min,CP);
counter6 U4(a_minute[7:4],nCR,a_MinH_EN,CP);
assign a_Hour_EN=Adj_Hour?Vdd:((a_minute==8'h59)&&(a_second==8'h59));
counter24 U5(a_hour[7:4],a_hour[3:0],nCR,a_Hour_EN,CP);
Hour[7:0]<=a_hour[7:0]; Minute[7:0]<=a_minute[7:0];
end
endcase

Verilog是並行語言，不像C語言一樣，你這是數字鍾的實驗吧，搞的蛋疼的，用的DE0開發板嗎?

⑥ Quartusii編譯時報錯，信息如下，誰能分析一下具體原因是什麼謝謝了

pll（鎖相環）不支持當前的器件。大概是這個意思。換一個支持鎖相環的器件。在選器件的時候不是有一個表嗎，那裡就列出了有幾個鎖相環。

⑦ Quartus編譯錯誤 10170

`define IDLE 5b'00000
`define A 5b'00001
`define B 5b'00010
`define C 5b'00100
`define D 5b'01000
`define E 5b'10000
改為
`define IDLE 5'b00000
`define A 5'b00001
`define B 5'b00010
`define C 5'b00100
`define D 5'b01000
`define E 5'b10000

⑧ quartus編譯出現如下錯誤，求高手幫助啊

代碼本身沒有什麼問題。我用9.1編譯了一下是好的，可能是你工程設置的問題，把這個文件設置成頂層再編譯一下看。在quartus里打開這個文件，然後project-〉set as top level entity，再編譯

⑨ 在Quartus中編譯Verilog程序中出現這樣的報錯怎樣處理啊

編譯沒有什麼問題，是你軟體的問題！在就是程序的時候一般不對輸入變數進行類型說明，都採用默認類型！最好重新找一個軟體試試，如果有問題再探討！

⑩ Quartus II 編譯時出了問題怎麼解決

可以肯定，這不是你自己寫的代碼的問題。

這種情況最大的可能就是quartus軟體有問題或者電腦有問題，即使「在寢室其他程序也能正常通過」也還是要這樣懷疑。可能不同的設計用到的軟體資源不一樣，綜合時需要的內存和及其它硬體資源不一樣，出這樣的問題不奇怪。

如果是整個工程拷貝回宿舍的，可以試試看在綜合前 先點一下project菜單下的 clean project。
或者乾脆利用原來的源文件重建工程。