calibre編譯環境

① 如何集成calibre到cadence virtuoso環境中

在.cdsinit文件中，加入調用calibre的skill語句就好了。

skillPath=getSkillPath();
setSkillPath(append(skillPath list("/calibre_path/lib")));
load("calibre.skl");

Load Calibre Menu in Virtuoso

Add one of the following lines to the default Cadence startup file (.cdsinit), depending on your installation:

• Standard installation (Virtuoso 5.x and earlier)
load( strcat( getShellEnvVar("CALIBRE_HOME")"/shared/pkgs/icv/tools/queryskl/calibre.skl" ))

• OpenAccess installation (Virtuoso 6.x and later)
load( strcat( getShellEnvVar("CALIBRE_HOME")"/shared/pkgs/icv/tools/queryskl/calibre.OA.skl" ))

For more information see the Calibre Interactive and Calibre RVE User's Manual under
Interfacing With Layout and Schematic Viewers>Cadence Virtuoso>Creating an Interface to Cadence Virtuoso

② 用calibre進行LVS，步驟是怎樣的

Calibre環境做LVS步驟（後面附註意事項，供參考）
1、LVS數據准備
在Astro中完成晶元後提取.fv文件及.gds文件，這兩個文件是做LVS必備的。.v文件用來生成在LVS過程中用來和Layout進行比對的.spi文件，而.gds文件用來讀入calibre得到Layout。 2、將.gds文件讀入calibre 具體步驟省略。 3、生成.spi文件
.spi文件是由.v和一些.cdl、.spi文件一同生成的。
生成.spi文件有一個腳本，以SMIC18 工藝xxx目錄為例： v2lvs \
-lsp xxx/smic18.cdl \ -lsp xxx/POR.cdl \
-lsp xxx/RAM256X8.cdl \ -lsp xxx/SP018W.sp \ -s xxx/smic18.cdl \ -s xxx/POR.cdl \
-s xxx/RAM256X8.cdl \ -s xxx/SP018W.sp \ -s0 VSS \ -s1 VDD \
-v $topCell.v \ -o $topCell.spi
格式是固定的，-lsp後面列出你所要做LVS的晶元用到的IP的.spi（.sp）文件，rom、ram、stdcell是.cdl文件。-s後面再把-lsp列出的文件重復一遍。-s0和-s1不變，-v後面寫你要進行轉換的.fv文件，-o後面寫你要輸出的.spi文件。
文件寫好後，在文件所在目錄直接鍵入文件名，文件即開始自動執行。執行後若無warning和error即可。
icc中提取出來的.v文件需要有phsical only的器件，但是不需要corner和filler pad，pcut和power IO必須加進去。還有一些格式要求，需要使用如下選項：
wirte_verilog –diode_ports –split_bus –no_pad_filler –no_corner_filler_cells -pg這些信息加好後，再進行上面轉換.spi文件的步驟。 4、完善layout和.spi文件
在smic工藝下： （1）、layout完善
此時要先檢查pad上面的text是否打好。之後要把FP打上。關於FP，以下是從smic的IO文檔中找到的解釋：
FP stands for 『From Power Pad』 and FP pin is for global signal. Under normal condition, FP is activated by PVDD2W of Standard I/O library SP018W to 『HIGH』 (3.3V). FP rail will be automatically connected while joining with other digital I/O cells.
打TEXT的時候要打FP，但是注意：只有digital pad有FP。 （2）、.spi完善
var script = document.createElement('script'); script.src = 'http://static.pay..com/resource/chuan/ns.js'; document.body.appendChild(script);

在.spi文件中要加入pcut的連接關系，即VSS1=…，VSS2=…。VSS1和VSS2是pcut的port名字，…處你要寫他們和什麼相連。
另外，一些打了字的pad也要寫清楚它的連接關系，如VSSD=VSSD_pad，等號前面是pad出的port，等號後面寫pad上打的text。
另外，在.spi文件中的出現的變數名，要寫在.GLOBAL後面，否則LVS的時候會報錯。如果有連接關系要註明，則在.spi文件後面寫*.CONNECT後面寫明兩個要連接的名字就可以了。 5、進行LVS
所有準備工作都做完了，開始LVS。 啟動calibre，選nmLVS，出現LVS界面。選左邊一欄的Rules，在Calibre Rules File中填入LVS的rule。一般我們在做LVS的時候，會先把rom，ram，analog等IP部分box起來不查，先讓其他部分的LVS通過了，再查整體的LVS。因此這個rule可以自己加一些box，格式是LVS BOX instance name。
在左邊一欄中選Inputs，Layout一欄不動，選Netlist，在Files處填入你修改好了的.spi文件。之後在上面一條菜單中選Setup>LVS Options，選Connect中的Connect nets with colon (:)。選好後，點左側的Run LVS，則LVS過程就開始了。
運行完後，如果沒有問題，則你會看到綠色的笑臉，如果有問題，則要進行分析，修改.spi或者layout來通過LVS。

補充資料：
Useful Abbreviations
SVRF——Standard Verification Rule Format Mentor Rule
RVE——Results Viewing Environment 顯示環境
SVDB——Standard Verification Rule Database （LVS results）
在LVS rule中寫上這句話，LVS會產生一個SVDB的文件夾存放一些中間結果文件。
ERC——Electrical Rule Verification PEX——Parasitic Ectraction
MDP——Mask Data Preparation 是foundary做的mask的ORC檢查。（ORC：optical rules checking 光學規則校驗）
TVF——Tcl Verification Format 65nm以下的rule file格式，SVRF很難cover所有的corner所以有TVF
Connect nets with colon (:) 虛擬連接，例如A:1和A:2將被認為是一條net
有時候smic18工藝中，ram,rom的LVS netlist文件.cdl是由dataprepare生成的，但是要把文件中N,P後面加上18變成N18和P18（必須保證stdcell和其rule的命名相匹配才可以）還有要把文件中DN改為NDIO18。
在.v轉換成.spi文件的過程中，會在instance前面加X。當有IP Merge時，一些IP的PIN、PORT都要當作BOX注釋掉，否則在LVS中會報錯。

③ calibre自帶閱讀器看書的底色可以調嗎

在calibre自帶閱讀器的左側邊有個首選項按鈕，點擊後選擇「user stylesheet」標簽頁，然後在下面的輸入框內寫"body {background: #00FF00}"點保存就行了，其中的#00FF00就是你想要的背景顏色，可以用火狐的rainbow插件或者其他途徑比如Photoshop來獲得這個顏色值。

④ calibre 環境變數設置問題

您好，我也遇到類似的問題，您解決了沒

⑤ 請教calibre環境變數設置問題

bash的， 不用setenv，用export的。

「
export LM...=......
export MGC...
export PATH...
」

⑥ linux下怎樣應用軟體Calibre的介紹

目前，Calibre工具已經被眾多設計公司、單元庫和IP開發商、晶圓代工廠採用為深次微米集成電路的實體驗證工具。Calibre具有先進的分層次處理功能，是唯一能在提高驗證速率的同時，可最佳化重復設計層次化的實體驗證工具。
Calibre DRC用於版圖的設計規則檢查，具有高效能、高容量和高精密度，還具有足夠的彈性，即便是系統晶元包含有設計方法差異極大的模擬與數字電路，也可以方便地進行驗證。具體表現在以下幾個方面：
(1) 檢查內容豐富准確：既包括簡單的DRC規則檢查，如寬度、間距、包含關系等的檢查，又包括一些復雜的DRC檢查，如天線規則、電流流向規則和導線密度規則等。本公司所設計SoC為數字模擬混合電路，採用Calibre DRC除進行了寬度、間距、包含關系等簡單的DRC檢查外，也進行了一些復雜的DRC檢查。其結果得到了台積電等晶圓廠的認可。
(2) 檔執行方式可選：執行DRC檔時，可以採用命令行的方式，也可以採用圖形介面方式，Calibre Interactive-DRC是Mentor Graphics公司推出的Calibre實體驗證的新版本(Calibre Interactive)，它已作為Cadence Design Systems公司全定製設計環境Virtuoso的插件。現在，Virtuoso的用戶能夠直接從Virtuoso中調用Calibre Interactive進行工作。對於規模較小的版圖應用Interactive非常方便而且直觀的圖形化介面便於初學者使用。在我們的計劃開發過程中，同時用到了這兩種方式。對於全定製版圖，經常要選用圖形介面工具Calibre Interactive-DRC，對於自動布局布線出來的SoC版圖，我們採用了命令行的形式，可以快速地得到DRC檢查報告。
(3) 結果瀏覽快捷方便：透過Calibre RVE(Results Viewing Environment，驗證結果視圖環境)和版圖編輯器分析DRC的結果進行查錯，准確快捷，一目瞭然。RVE可以指出錯誤類型和數目，使用Highlight命令可以直接標明版圖中的出錯地方(圖2)，可以很方便地修正版圖中的錯誤。無論是規模不大的模擬電路，還是大規模的SoC電路，其DRC檢查都可以透過啟動RVE，對照版圖和分析DRC結果檔，可以快速修改錯誤或進行最佳化。
RVE能夠同常見的版圖環境實現自動整合，這些版圖環境包括：Mentor Graphics的Calibre DESIGNrev和IC Station以及Cadence的Virtuoso和Seiko，Avant!的Apollo和Enterprise等工具。在我們的設計中使用的是Virtuoso。
(4) 多執行緒能力：Calibre的多執行緒技術(CalibreMT)提供多CPU環境下的傑出性能。Calibre幾何劃分版圖層次化使之成為上千個獨立的'執行緒'支持多處理器工作站或者伺服器應用，每一個執行緒可以在獨立的處理器上執行，這樣的結構對性能的提高是巨大的。簡單的'turbo'命令行選項就可以實現高性能的CalibreMT的調用，而不需要任何輔助文件或者設置約束信息的支撐。CalibreMT支持多CPU高度靈活的結構並且不會導致RAM的大量增加。
Calibre LVS簡介
Calibre LVS是一個出色的版圖與線路圖對比檢查工具，具有高效率、高准確度和大容量等優點。Calibre LVS不僅可以對所有的'組件'進行驗證，而且還能在不影響性能的條件下，處理無效數據。主要表現在以下幾個方面：
(1) 執行模式快捷方便：Calibre LVS有兩種執行模式，即命令行模式和介面模式(Calibre Interactive-LVS)。採用命令行模式可以快速輸入控制命令，快速執行，其結果精確穩定。Calibre Interactive-LVS能夠自動選擇驗證正被編輯的單元，並且能夠選擇所有的Calibre執行時間選項以及標准文件的規格。該驗證技術，允許用戶選擇特定標准文件以及獨立規則和規則組的任何子集。GUI可控制普通使用的LVS選項，並記錄執行設置過程。當採用修改控制或凍結標准檔時，它可將執行配置數據傳給Calibre。其介面友好，使用方便。我們在做LVS過程中，對於規模較小的模擬電路和數字模擬混合電路，一般採用方便的圖形介面模式(Calibre
Interactive-LVS)進行對比檢查，這樣可以在啟動RVE後，對照LVS結果文件和版圖，將電路(或者網表)和版圖直接對應起來檢查，非常方便；對於大規模的SoC電路，由於命令行方式輸入簡單直接，執行速度更快，執行結果穩定精確，這次就採用了命令行方式來執行LVS，獲得了極大的成功。
(2) 多種比較方式可選：Calibre LVS可以進行版圖與電路圖(layout vs shematic)和網表與網表(netlist vs netlist)的方式對比檢查，還可以單獨從版圖擷取網表。而且，透過v2lvs命令，可以將自動布局布線所產生的verilog網表轉換成spice網表，然後與自動布局布線的版圖進行對比，作業簡單方便，結果精確。由此可見，可以根據不同需要，在LVS驗證過程的不同階段，靈活地選擇比較方式，以獲得最有效的執行和最佳的結果。
(3) 偵錯方便快捷：當執行完LVS後，Calibre LVS會產生一個結果報告，明確指出出錯類型和數目，並且可以對層次化中的每個模塊都有一個完整的LVS報告，簡單明了。這個報告還能明確指出短路(特別是電源和地短路的情況)、開路、浮空或孤立的nets、pin swapping以及軟連接等問題。Calibre LVS還能產生一個詳細的結果資料庫，其中包括原理圖網表、從版圖抽取的網表、結果報告、版圖中的組件及連接關系等。這樣透過RVE來讀取這些數據，就可以在版圖和網表中准確地Highlight有錯誤的地方(圖1)。
由此可見，Calibre LVS所產生的結果文件結構清晰，又可以透過RVE來准確定位，能有效地幫助用戶快速地消除錯誤以降低設計風險，這在我們計劃的開發過程中得到了完全的體現。由於時間緊迫，致使後端設計時間相當緊張，正是Calibre LVS能准確無誤、快速地查出短路、開路、浮空或孤立的網路、接腳、軟連接等問題，還能很好地識別晶體管、閘級電路和模塊級電路，才使得我們按時地完成了百萬閘級的信息安全SoC的設計。
在反復使用Calibre LVS的圖形介面的執行方式和命令行方式過程中，發現Calibre LVS圖形介面的執行方式方便快捷，但是其穩定性不如命令行方式好，若能加以改進，則能進一步提高驗證精準度。

總結：Calibre工具作為ASIC特別是SoC的實體驗證工具，正成為設計公司的設計與半導體製造公司交接的標准框架。Calibre DRC和Calibre LVS使用方式靈活快捷，驗證准確精密度高，結果瀏覽一目瞭然；加上Mentor Graphics公司能及時提供高水平的技術支持，因而可以快速地消除錯誤，降低設計成本，減少設計失敗的風險。

⑦ kindle 如何使用

1、啟動Kindl，通過移動Kindle背面的底部，找到Kindle的開關按鈕，可以進行開和關操作。

⑧ 如何把pdf轉成epub格式 pdf轉epub轉換器

工具：Calibre軟體、希望作格式轉換的mobi（或者pdf）文檔等
步驟：
1、如果還沒有calibre軟體，那麼需要到其官方網站上找和自己電腦操作系統相對應的Calibre版本，下載並安裝。圖中我們也看到了，Calibre不僅支持windows，OS
X，還支持Linux等系統。
2、啟動Calibre。我這里下載的是英文版的，但除了字體之外，操作上都是一樣的，咱們將就著看圖說話吧；
3、直接點擊軟體界面左上角的紅色十字圖標【Add
books/添加書籍】，並在彈出的對話框中選擇所要的書籍，按【Open】添加；
3、添加了書籍之後，我們可以在軟體界面的左和右邊看到對概書籍的相關概述。選中要格式轉換的書本（被選中的書籍名字會高亮顯示），注意，這里你也可以一次性選擇多本。我這只以一本為例子。選好之後點擊菜單欄上【Convert
books】選項。
4、界面的左上角顯示輸入的書籍格式，右上角顯示你要轉換輸出的格式，我們可以在【Output】這里按照自己的意願選擇轉換輸出的格式，我這選epub，點【OK】，Calibre就會自動開始格式轉換了；
5、如果想查看格式轉換的進度，可以點擊軟體界面右下角的「Jobs」任務區域。
6、格式轉換完成之後，回到Calibre主界面上選中轉換了格式的書本，按滑鼠【右鍵】然後選擇」Save
only
EPUB
to
disk「（如果你不是轉成epub，形式也類似「Save
only
**
to
disk」），在彈出的對話框中選擇保存的路徑，這樣便能把epub格式保存到硬碟下了。
7、成功保存之後進入保存的路徑下找到轉換了格式的書籍.epub
注意事項：
在【Add
books/添加書籍】，添加單本書籍只需直接點擊該選項，如果要添加整個目錄下的書籍，可以點擊旁邊的小三角形來選擇。
calibre可以作多種格式的互轉，注意是互轉，這里只是以比較常見的mobi轉epub為例子。
其他格式（如pdf）的文件操作也是類似的
Calibre有時候轉換後的格式和原文檔相比會略有遜色，也並不是十分完美，這點在有些pdf文檔轉換上會出現。