dram存儲器製作工藝

① 存儲器的基本結構原理

存儲器單元實際上是時序邏輯電路的一種。按存儲器的使用類型可分為只讀存儲器(ROM)和隨機存取存儲器(RAM)，兩者的功能有較大的區別，因此在描述上也有所不同
存儲器是許多存儲單元的集合，按單元號順序排列。每個單元由若干三進制位構成，以表示存儲單元中存放的數值，這種結構和數組的結構非常相似，故在VHDL語言中，通常由數組描述存儲器

結構
存儲器結構在MCS - 51系列單片機中，程序存儲器和數據存儲器互相獨立，物理結構也不相同。程序存儲器為只讀存儲器，數據存儲器為隨機存取存儲器。從物理地址空間看，共有4個存儲地址空間，即片內程序存儲器、片外程序存儲器、片內數據存儲器和片外數據存儲器，I/O介面與外部數據存儲器統一編址

存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。
指示每個單元的二進制編碼稱為地址碼。尋找某個單元時，先要給出它的地址碼。暫存這個地址碼的寄存器叫存儲器地址寄存器(MAR)。為可存放從主存的存儲單元內取出的信息或准備存入某存儲單元的信息，還要設置一個存儲器數據寄存器(MDR)

② 內存是怎麼製作的

1. 內存的工作原理

顯然，題主指的是PC中緩褲腔常見的內存條，這一類內存屬於動態隨機訪問存儲器 DRAM (Dynamic Random Access Memory), 它的基本存儲單元非常簡單易懂，由一個N型場效應晶體管(NMOS FET)和一個電容組成（如下圖）。

這一結構其實很像一座樓房，晶元製造的過程也有點像蓋樓的過程，非常簡化的步驟如下：

作者：又見山人
鏈接：http://www.hu.com/question/20442122/answer/15167153
來源：知乎
著作權歸作者所有。商業轉載請聯系作者獲得授權，非商業轉載請擾衫註明出處。

1. 設計圖，也就是晶元的版圖（layout）；版圖是一幅分層的俯視圖，包含了每一層的物理形狀信息和層與層間的位置連接關系。版圖被轉化成掩模（mask），每張掩模則是某一層的俯視圖，一顆晶元往往有幾十張掩模。晶元的每層是被同時製作的，就像蓋樓是必須3樓蓋好才能蓋4樓。

2. 平整土地。這個沒什麼說的，絕大部分晶元都是從平整的芯圓（wafer）開始的，要對芯圓進行清洗啊什麼的.

3. 地基和底層。這是在製造過程中最關鍵最復雜的一步，因為所有重要的有源器件（active device）如晶體管都是在電路的最底層。 首先要劃線（光照Photolithography）界定哪裡要挖掉哪裡要保留，然後挖坑（ecthing刻蝕），在需要的地方做固化（離子注入Ion Implantation），蓋牆鋪管道什麼的（化學沉積和物理沉積CVD&PVD）等等。具體步驟十分復雜，往往需要十幾張掩模才能完成，不過大家可以自行腦補一座大樓怎麼從地上長出來的。

4. 高層。較高的層就相對簡單了，還是劃線決定（光照Photolithography）哪裡要做牆或柱子，哪裡是空間，再沉積金屬把這些東西長出來。這些層次基本都是銅或鋁金屬連接，少有復雜器件。純高

5. 封頂。做一層金屬化合物固化保護，當然要把連接點（PAD）露出來。

6. 清洗，切割。 這一步蓋樓是沒有的。。。。一塊300毫米直徑的晶圓上可能有成百上千塊晶元，像切蛋糕一樣切下來。

7. 封裝。 有點像外立面裝修，然後給整座樓通水通電通氣。一塊小小的硅晶元就變成了我們經常看到的樣子，需要的信號和電源被連接到一個個焊球或針腳上。封裝是一門很大的學問，對晶元的電氣性能影響巨大。

③ 求助！！關於DRAM的發展史

作為PC不可缺少的重要核心部件——內存，它伴隨著DIY硬體走過了多年歷程。從286時代的30pin SIMM內存、486時代的72pin SIMM 內存，到Pentium時代的EDO DRAM內存、PII時代的SDRAM內存，到P4時代的DDR內存和目前9X5平台的DDR2內存。內存從規格、技術、匯流排帶寬等不斷更新換代。不過我們有理由相信，內存的更新換代可謂萬變不離其宗，其目的在於提高內存的帶寬，以滿足CPU不斷攀升的帶寬要求、避免成為高速CPU運算的瓶頸。那麼，內存在PC領域有著怎樣的精彩人生呢？下面讓我們一起來了解內存發展的歷史吧。

一、歷史起源——內存條概念

如果你細心的觀察，顯存（或緩存）在目前的DIY硬體上都很容易看到，顯卡顯存、硬碟或光碟機的緩存大小直接影響到設備的性能，而寄存器也許是最能代表PC硬體設備離不開RAM的，的確如此，如果沒有內存，那麼PC將無法運轉，所以內存自然成為DIY用戶討論的重點話題。
在剛剛開始的時候，PC上所使用的內存是一塊塊的IC，要讓它能為PC服務，就必須將其焊接到主板上，但這也給後期維護帶來的問題，因為一旦某一塊內存IC壞了，就必須焊下來才能更換，由於焊接上去的IC不容易取下來，同時加上用戶也不具備焊接知識（焊接需要掌握焊接技術，同時風險性也大），這似乎維修起來太麻煩。
因此，PC設計人員推出了模塊化的條裝內存，每一條上集成了多塊內存IC，同時在主板上也設計相應的內存插槽，這樣內存條就方便隨意安裝與拆卸了內存的維修、升級都變得非常簡單，這就是內存「條」的來源
小帖士：內存(Random Access Memory，RAM)的主要功能是暫存數據及指令。我們可以同時寫數據到RAM 內存，也可以從RAM 讀取數據。由於內存歷來都是系統中最大的性能瓶頸之一，因此從某種角度而言，內存技術的改進甚至比CPU 以及其它技術更為令人激動。

二、開山鼻祖——SIMM 內存
在80286主板發布之前，內存並沒有被世人所重視，這個時候的內存是直接固化在主板上，而且容量只有64 ～256KB，對於當時PC所運行的工作程序來說，這種內存的性能以及容量足以滿足當時軟體程序的處理需要。不過隨著軟體程序和新一代80286硬體平台的出現，程序和硬體對內存性能提出了更高要求，為了提高速度並擴大容量，內存必須以獨立的封裝形式出現，因而誕生了前面我們所提到的「內存條」概念。
在80286主板剛推出的時候，內存條採用了SIMM（Single In-lineMemory Moles，單邊接觸內存模組）介面，容量為30pin、256kb，必須是由8 片數據位和1 片校驗位組成1 個bank，正因如此，我們見到的30pin SIMM一般是四條一起使用。自1982年PC進入民用市場一直到現在，搭配80286處理器的30pin SIMM 內存是內存領域的開山鼻祖）。

隨後，在1988 ～1990 年當中，PC 技術迎來另一個發展高峰，也就是386和486時代，此時CPU 已經向16bit 發展，所以30pin SIMM 內存再也無法滿足需求，其較低的內存帶寬已經成為急待解決的瓶頸，所以此時72pin SIMM 內存出現了（如圖3），72pin SIMM支持32bit快速頁模式內存，內存帶寬得以大幅度提升。72pin SIMM內存單條容量一般為512KB ～2MB，而且僅要求兩條同時使用，由於其與30pin SIMM 內存無法兼容，因此這個時候PC業界毅然將30pin SIMM 內存淘汰出局了.

小帖士：72線的SIMM內存引進了一個FP DRAM（又叫快頁內存），在386時代很流行。因為DRAM需要恆電流以保存信息，一旦斷電，信息即丟失，其刷新頻率每秒鍾可達幾百次，但由於FP DRAM使用同一電路來存取數據，所以DRAM的存取時間有一定的時間間隔，這導致了它的存取速度並不是很快。另外，在DRAM中，由於存儲地址空間是按頁排列，所以當訪問某一頁面時，切換到另一頁面會佔用CPU額外的時鍾周期。

三、徘徊不前——EDO DRAM內存
EDO DRAM（Extended Date Out RAM，外擴充數據模式存儲器）內存，這是1991 年到1995 年之間盛行的內存條，EDO-RAM同FP DRAM極其相似，它取消了擴展數據輸出內存與傳輸內存兩個存儲周期之間的時間間隔，在把數據發送給CPU的同時去訪問下一個頁面，故而速度要比普通DRAM快15~30%。工作電壓為一般為5V，帶寬32bit，速度在40ns以上，其主要應用在當時的486及早期的Pentium電腦上。

在1991 年到1995 年中，讓我們看到一個尷尬的情況，那就是這幾年內存技術發展比較緩慢，幾乎停滯不前，所以我們看到此時EDO RAM有72 pin和168 pin並存的情況，事實上EDO 內存也屬於72pin SIMM 內存的范疇，不過它採用了全新的定址方式。EDO 在成本和容量上有所突破，憑借著製作工藝的飛速發展，此時單條EDO 內存的容量已經達到4 ～16MB 。由於Pentium及更高級別的CPU數據匯流排寬度都是64bit甚至更高，所以EDO RAM與FPM RAM都必須成對使用。

四、一代經典——SDRAM 內存

自Intel Celeron系列以及AMD K6處理器以及相關的主板晶元組推出後，EDO DRAM內存性能再也無法滿足需要了，內存技術必須徹底得到個革新才能滿足新一代CPU架構的需求，此時內存開始進入比較經典的SDRAM時代。
第一代SDRAM 內存為PC66 規范，但很快由於Intel 和AMD的頻率之爭將CPU外頻提升到了100MHz，所以PC66內存很快就被PC100內存取代，接著133MHz 外頻的PIII以及K7時代的來臨，PC133規范也以相同的方式進一步提升SDRAM 的整體性能，帶寬提高到1GB/sec以上。由於SDRAM 的帶寬為64bit，正好對應CPU 的64bit 數據匯流排寬度，因此它只需要一條內存便可工作，便捷性進一步提高。在性能方面，由於其輸入輸出信號保持與系統外頻同步，因此速度明顯超越EDO 內存。

不可否認的是，SDRAM 內存由早期的66MHz，發展後來的100MHz、133MHz，盡管沒能徹底解決內存帶寬的瓶頸問題，但此時CPU超頻已經成為DIY用戶永恆的話題，所以不少用戶將品牌好的PC100品牌內存超頻到133MHz使用以獲得CPU超頻成功，值得一提的是，為了方便一些超頻用戶需求，市場上出現了一些PC150、PC166規范的內存。

五、曲高和寡——Rambus DRAM內存

盡管SDRAM PC133內存的帶寬可提高帶寬到1064MB/S，加上Intel已經開始著手最新的Pentium 4計劃，所以SDRAM PC133內存不能滿足日後的發展需求，此時，Intel為了達到獨占市場的目的，與Rambus聯合在PC市場推廣Rambus DRAM內存（稱為RDRAM內存）。與SDRAM不同的是，其採用了新一代高速簡單內存架構，基於一種類RISC(Reced Instruction Set Computing，精簡指令集計算機)理論，這個理論可以減少數據的復雜性，使得整個系統性能得到提高。

在AMD與Intel的競爭中，這個時候是屬於頻率競備時代，所以這個時候CPU的主頻在不斷提升，Intel為了蓋過AMD，推出高頻PentiumⅢ以及Pentium 4 處理器，因此Rambus DRAM內存是被Intel看著是未來自己的競爭殺手劍，Rambus DRAM內存以高時鍾頻率來簡化每個時鍾周期的數據量，因此內存帶寬相當出色，如PC 1066 1066 MHz 32 bits帶寬可達到4.2G Byte/sec，Rambus DRAM曾一度被認為是Pentium 4 的絕配。
盡管如此，Rambus RDRAM 內存生不逢時，後來依然要被更高速度的DDR「掠奪」其寶座地位，在當時，PC600、PC700的Rambus RDRAM 內存因出現Intel820 晶元組「失誤事件」、PC800 Rambus RDRAM因成本過高而讓Pentium 4平台高高在上，無法獲得大眾用戶擁戴，種種問題讓Rambus RDRAM胎死腹中，Rambus曾希望具有更高頻率的PC1066 規范RDRAM來力挽狂瀾，但最終也是拜倒在DDR 內存面前。

六、再續經典——DDR內存
DDR SDRAM(Dual Date Rate SDRAM)簡稱DDR，也就是「雙倍速率SDRAM「的意思。DDR可以說是SDRAM的升級版本， DDR在時鍾信號上升沿與下降沿各傳輸一次數據，這使得DDR的數據傳輸速度為傳統SDRAM的兩倍。由於僅多採用了下降緣信號，因此並不會造成能耗增加。至於定址與控制信號則與傳統SDRAM相同，僅在時鍾上升緣傳輸。
DDR 內存是作為一種在性能與成本之間折中的解決方案，其目的是迅速建立起牢固的市場空間，繼而一步步在頻率上高歌猛進，最終彌補內存帶寬上的不足。第一代DDR200 規范並沒有得到普及，第二代PC266 DDR SRAM（133MHz時鍾×2倍數據傳輸＝266MHz帶寬）是由PC133 SDRAM內存所衍生出的，它將DDR 內存帶向第一個高潮，目前還有不少賽揚和AMD K7處理器都在採用DDR266規格的內存，其後來的DDR333內存也屬於一種過度，而DDR400內存成為目前的主流平台選配，雙通道DDR400內存已經成為800FSB處理器搭配的基本標准，隨後的DDR533 規范則成為超頻用戶的選擇對象。

七、今日之星——DDR2內存

隨著CPU 性能不斷提高，我們對內存性能的要求也逐步升級。不可否認，緊緊依高頻率提升帶寬的DDR遲早會力不從心，因此JEDEC 組織很早就開始醞釀DDR2 標准，加上LGA775介面的915/925以及最新的945等新平台開始對DDR2內存的支持，所以DDR2內存將開始演義內存領域的今天。
DDR2 能夠在100MHz 的發信頻率基礎上提供每插腳最少400MB/s 的帶寬，而且其介面將運行於1.8V 電壓上，從而進一步降低發熱量，以便提高頻率。此外，DDR2 將融入CAS、OCD、ODT 等新性能指標和中斷指令，提升內存帶寬的利用率。從JEDEC組織者闡述的DDR2標准來看，針對PC等市場的DDR2內存將擁有400、533、667MHz等不同的時鍾頻率。高端的DDR2內存將擁有800、1000MHz兩種頻率。DDR-II內存將採用200-、220-、240-針腳的FBGA封裝形式。最初的DDR2內存將採用0.13微米的生產工藝，內存顆粒的電壓為1.8V，容量密度為512MB。

內存技術在2005年將會毫無懸念，SDRAM為代表的靜態內存在五年內不會普及。QBM與RDRAM內存也難以挽回頹勢，因此DDR與DDR2共存時代將是鐵定的事實。在AMD的Athlon 64使用DDR400內存控制器的情況下，未來對於高頻率內存的需求量可能比較小，而且DDR2內存的發展空間也將取決於AMD是否改進內存控制器。
根據摩爾定理，只要DIY硬體在更新換代，內存規格也將不斷更替，比如目前的DDR3有望取代現有的DDR2，而未來的FB-DIMM內存又將是另一個更好解決方案。從PC技術發展情況來看，實際上內存的發展，也代表了DIY硬體領域的發展歷史，同時它也牽動並影響者整個DIY硬體技術的不管革新……

④ 簡述SRAM,DRAM型存儲器的工作原理

您可能經常聽別人說，某台電腦的內存不夠了，硬碟太小了之類的話。這里的"不夠"、"太小"都指的是它們的容量，而不是他們的數量或幾何形狀的大小。內存和硬碟都是計算機用來存儲數據的，它們的單位就是我們剛剛談過的"Bytes"。 那麼，為什麼一個叫內存，一個叫硬碟呢？我們知道，計算機處理的數據量是極為龐大的，就好比一個人在堆滿了穀物的倉庫里打穀子，那怎麼施展得開，工作效率又怎會高呢？於是，人們把穀子堆在倉庫中，自己拿了一部分穀子到場院中去打，打完了再送回去。這下子，可沒什麼礙事的東西了，打穀子的速度快多了，內效率提高了。計算機也是這樣解決了同類的問題。它把大量有待處理和暫時不用的數據都存放在硬碟中，只是把需要立即處理的數據調到內存中，處理完畢立即送回硬碟，再調出下一部分數據。硬碟就是計算機的大倉庫，內存就是它幹活的場院。 內存簡稱RAM，是英文Random Accessmemory的縮寫。在個人計算機中，內存分為靜態內存（SRAM）和動態內存（DRAM）兩種，靜態內存的讀寫速度比動態內存要快。目前市面上的內存條以"MB"為單位，比如32MB的和64MB的內存條。硬碟容量要比內存大得多，現在以"GB"為單位已屬常見。當然了，內存和硬碟容量都是越大越好。可是容量越大，價錢就越高。重要的是，我們要選購夠用而又不造成浪費的內存條和硬碟。

⑤ DRAM存儲器的中文和含義

DRAM存儲器的中文是動態隨機存取存儲器。

含義：為了保持數衡搭據，DRAM使用電容存儲，所以必須隔一段時間刷新（refresh）一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。

寫操作時，寫選擇線圓肢為"1"，所以Q1導通，要寫入的數據通過Q1送到Q2的柵極，並通過柵極電容在一定時間內保持信息。

讀操作時，先通過公用的預充電管Q4使讀數據線上的分布電容CD充電，當讀選擇線為高電平有效時,Q3處於可導通的狀態。若原來存有"1",則Q2導通，讀數據線的分布電容CD通過Q3、Q2放電,此時讀得的信息為"0"，正好和原存信息相反。

若原存信息為"0",則Q3盡管具備導通條件，但因為Q2截止，所以，CD上的電壓保持不變，因而，讀得的信息為"1"。可見，對這樣的存儲電路，讀得的信息和原來存咐腔拿入的信息正好相反,所以要通過讀出放大器進行反相再送往 數據匯流排。

(5)dram存儲器製作工藝擴展閱讀：

在半導體科技極為發達的中國台灣，內存和顯存被統稱為記憶體（Memory），全名是動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）。

基本原理就是利用電容內存儲電荷的多寡來代表0和1，這就是一個二進制位元（bit），內存的最小單位。

DRAM的結構可謂是簡單高效，每一個bit只需要一個晶體管另加一個電容。但是電容不可避免的存在漏電現象，如果電荷不足會導致數據出錯，因此電容必須被周期性的刷新（預充電），這也是DRAM的一大特點。

而且電容的充放電需要一個過程，刷新頻率不可能無限提升（頻障），這就導致DRAM的頻率很容易達到上限，即便有先進工藝的支持也收效甚微。隨著科技的進步，以及人們對超頻的一種意願，這些頻障也在慢慢解決。

⑥ 內存是怎麼製作的

1. 內存的工作原理
顯然，內存指的是PC中常見的內存條，這一類內存屬於動態隨機訪問存儲器 DRAM (Dynamic Random Access Memory), 它的基本存儲單元非常簡單易懂，由一個N型場效應晶體管(NMOS FET)和一個電容組成。在這里可以把晶體管看成一個理想的開關。 當NMOS晶體管打開時，檢測電容放電造成的電壓改變就是讀取0/1的過程，向電容注入不同電荷就是寫入過程；NMOS晶體管關閉時，電荷保存在電容上，處於存儲狀態。
DRAM的優勢在於其結構簡單，面積小，所以在同樣面積內可以塞入更多存儲單元，存儲密度高，現在內存條的容量都頂得上多年前的硬碟了。大家可以自己算算一根2Gb的內存裡面有多少這樣的單元。 缺點則是：
1. 每次讀取都是破壞性的，電容放電後電荷就尼瑪沒有了啊，所以還要重新寫入一遍啊！！！
2. 電容還尼瑪會漏電啊，一般寫入後幾十個微秒之後就漏得沒法檢測了（現在的電容一般是25pF），整個陣列都要不停的刷新，就是把已經存儲的內容讀一次再寫進去，期間什麼都不能做啊！！！
3. 電容太小導致很多問題，比如速度不能太快啊，會被宇宙粒子打到然後就尼瑪中和了啊 （ Soft error ） ！！！！
4. 沒有電的時候存儲的內容就丟掉了，這直接導致大量停電導致的文檔丟失等杯具。。。。。
（使得存儲器能夠在無電時保留信息，台灣人施敏大師和一個韓國人發明了快閃記憶體Flash memory。半導體業已經貢獻過兩個諾貝爾物理學獎：晶體管和集成電路，施敏怕是這個行業中族型僅存的還有機會拿獎的人，他的合作者早早掛了甚至連專利費都沒拿多少。）
2. 如何用半導體工藝製作以上的電路？
DRAM製造工藝是通用的集成電路製作工藝的子集，這個問題就兆塵猜可以轉化為「集成電路是如何製造的？」而這個問題就比較復雜了，我爭取用「蓋樓」這個大家都能理解的例子講清楚。
集成電路從其橫切面來看，是分層的，基本使用同種材料實現類似功能，層與層之間通過通孔（via）做電學連接。
這一結構其實很像一座樓房，晶元製造的過程也有點像蓋樓的過程，非常簡化的步驟如下：
1. 設計圖，也就是晶元的版圖（layout）；版圖是一幅分層的俯視圖，包含了每一層的物理形狀信息和層與層間的位置連接關系。版圖被轉化成掩模（mask），每張掩模則是某一層的俯視圖，一顆晶元往往有幾十張掩模。晶元的每層是被同時製作的，就像蓋樓是必須3樓蓋好才能蓋4樓。（本來想放一些自己手頭上的版圖和掩模給大家看看，涉及版權等問題，有興趣的同學自己搜吧）
2. 平整土地。這個沒什麼說的，絕大部分晶元都是從平整的芯圓（wafer）開始的，要對芯圓進行清洗啊什麼的
3. 地基和底層。這是在製造過程中最關鍵最復雜的一步，因為所有重要的有源器件（active device）如晶體管都是在電路的最底層。 首先要劃線（光照Photolithography）界定哪裡要挖掉哪裡要保留，然後挖坑（ecthing刻蝕），在需要的地方做固化（離子注入Ion Implantation），蓋牆鋪管道什麼的（化學沉積和物理沉積CVD&PVD）等等。具體步驟十分復雜，往往需要十幾張掩模才能完成，不過大家可以自行腦補一座大樓怎麼從地上長出來的。
4. 高層。較高的層就相對簡單了，還是劃線決定（光照Photolithography）哪裡要做牆或柱子，哪裡是空間，再沉積金屬把這些東西長出來。這些層次基本都是銅或鋁金屬連接，少有復雜器件。
5. 封頂。做一層金屬化合物固化保護，當然要把連接點（PAD）露出來。
6. 清洗，切割。 這一步蓋樓是沒有的。。。。一塊300毫米直徑的晶圓上可能有成百上千塊晶元，像切蛋糕一樣切下來。
7. 封裝。 有點像外立面裝修，然後給整座樓通水通電通氣。一塊小小的硅晶元就變成了我們經常看到的樣子，需要的信號和電源被連接到一個個焊球或針腳上。封兄磨裝是一門很大的學問，對晶元的電氣性能影響巨大。

⑦ 存儲器的原理是什麼

存儲器講述工作原理及作用

介紹

存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。

2.按存取方式分類

(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。

(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。

(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。

3.按信息的可保存性分類

非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。

永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。

4.按在計算機系統中的作用分

根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。

能力影響

從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。

通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。

影響有效數據速率的參數

有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。

匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。

顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。

DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。

大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。

存儲器讀事務處理

考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。

在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。

第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。

第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。

然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。

實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。

另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。

匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。

很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。

首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。

假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。

選擇技巧

存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。

選擇存儲器時應遵循的基本原則

1、內部存儲器與外部存儲器

一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。

2、引導存儲器

在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。

可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。

⑧ 內存儲器的發展歷程

對於用過386機器的人來說，30pin的內存，我想在很多人的腦海里，一定或多或少的還留有一絲印象，這一次我們特意收集的7根30pin的內存條，並拍成圖片，怎麼樣看了以後，是不是有一種久違的感覺呀！

30pin 反面 30pin 正面

下面是一些常見內存參數的介紹：
bit 比特，內存中最小單位，也叫「位」。它只有兩個狀態分別以0和1表示

byte位元組，8個連續的比特叫做一個位元組。

ns（nanosecond）
納秒，是一秒的10億分之一。內存讀寫速度的單位，其前面數字越小表示速度越快。

72pin正面 72pin反面

72pin的內存，可以說是計算機發展史的一個經典，也正因為它的廉價，以及速度上大幅度的提升，為電腦的普及，提供了堅實的基礎。由於用的人比較多，目前在市場上還可以買得到。

SIMM（Single In-line Memory Moles）
單邊接觸內存模組。是5X86及其較早的PC中常採用的內存介面方式。在486以前，多採用30針的SIMM介面，而在Pentuim中更多的是72針的SIMM介面，或者與DIMM介面類型並存。人們通常把72線的SIMM類型內存模組直接稱為72線內存。

ECC（Error Checking and Correcting）
錯誤檢查和糾正。與奇偶校驗類似，它不但能檢測到錯誤的地方，還可以糾正絕大多數錯誤。它也是在原來的數據位上外加位來實現的，這些額外的位是用來重建錯誤數據的。只有經過內存的糾錯後，計算機操作指令才可以繼續執行。當然在糾錯是系統的性能有著明顯的降低。

EDO DRAM（Extended Data Output RAM）
擴展數據輸出內存。是Micron公司的專利技術。有72線和168線之分、5V電壓、帶寬32bit、基本速度40ns以上。傳統的DRAM和FPM DRAM在存取每一bit數據時必須輸出行地址和列地址並使其穩定一段時間後，然後才能讀寫有效的數據，而下一個bit的地址必須等待這次讀寫操作完成才能輸出。EDO DRAM不必等待資料的讀寫操作是否完成，只要規定的有效時間一到就可以准備輸出下一個地址，由此縮短了存取時間，效率比FPM DRAM高20%—30%。具有較高的性/價比，因為它的存取速度比FPM DRAM快15%，而價格才高出5%。因此，成為中、低檔Pentium級別主板的標准內存。

DIMM（Dual In-line Memory Moles）
雙邊接觸內存模組。也就是說這種類型介面內存的插板兩邊都有數據介面觸片，這種介面模式的內存廣泛應用於現在的計算機中，通常為84針，由於是雙邊的，所以共有84×2=168線接觸，所以人們常把這種內存稱為168線內存。

PC133

SDRAM（Synchronous Burst RAM）
同步突發內存。是168線、3.3V電壓、帶寬64bit、速度可達6ns。是雙存儲體結構，也就是有兩個儲存陣列，一個被CPU讀取數據的時候，另一個已經做好被讀取數據的准備，兩者相互自動切換，使得存取效率成倍提高。並且將RAM與CPU以相同時鍾頻率控制，使RAM與CPU外頻同步，取消等待時間，所以其傳輸速率比EDO DRAM快了13%。SDRAM採用了多體（Bank）存儲器結構和突發模式，能傳輸一整數據而不是一段數據。

SDRAM ECC 伺服器專用內存

RDRAM（Rambus DRAM）
是美國RAMBUS公司在RAMBUSCHANNEL技術基礎上研製的一種存儲器。用於數據存儲的字長為16位，傳輸率極速指標有望達到600MHz。以管道存儲結構支持交叉存取同時執行四條指令，單從封裝形式上看，與DRAM沒有什麼不同，但在發熱量方面與100MHz的SDRAM大致相當。因為它的圖形加速性能是EDO DRAM的3-10倍，所以目前主要應用於高檔顯卡上做顯示內存。

Direct RDRAM
是RDRAM的擴展，它使用了同樣的RSL，但介面寬度達到16位，頻率達到800MHz，效率更高。單個傳輸率可達到1.6GB/s，兩個的傳輸率可達到3.2GB/s。

點評：
30pin和72pin的內存，早已退出市場，現在市場上主流的內存，是SDRAM，而SDRAM的價格越降越底，對於商家和廠家而言，利潤空間已縮到了極限，賠錢的買賣，有誰願意去做了？再者也沒有必要，畢竟廠家或商家們總是在朝著向「錢」的方向發展。

隨著 INTEL和 AMD兩大公司 CPU生產飛速發展，以及各大板卡廠家的支持，RAMBUS 和 DDRAM 也得到了更快的發展和普及，究竟哪一款會成為主流，哪一款更適合用戶，市場終究會證明這一切的。

機存取存儲器是電腦的記憶部件，也被認為是反映集成電路工藝水平的部件。各種存儲器中以動態存儲器（DRAM）的存儲容量為最大，使用最為普及，幾十年間它的存儲量擴大了幾千倍，存取數據的速度提高40多倍。存儲器的集成度的提高是靠不斷縮小器件尺寸達到的。尺寸的縮小，對集成電路的設計和製造技術提出了極為苛刻的要求，可以說是只有一代新工藝的突破，才有一代集成電路。

動態讀寫存儲器DRAM（Dynamic Random Access MeMory）是利用MOS存儲單元分布電容上的電荷來存儲數據位，由於電容電荷會泄漏，為了保持信息不丟失，DRAM需要不斷周期性地對其刷新。由於這種結構的存儲單元所需要的MOS管較少，因此DRAM的集成度高、功耗也小，同時每位的價格最低。DRAM一般都用於大容量系統中。DRAM的發展方向有兩個，一是高集成度、大容量、低成本，二是高速度、專用化。

從1970年Intel公司推出第一塊1K DRAM晶元後，其存儲容量基本上是按每三年翻兩番的速度發展。1995年12月韓國三星公司率先宣布利用0.16μm工藝研製成功集成度達10億以上的1000M位的高速（3lns）同步DRAM。這個領域的競爭非常激烈，為了解決巨額投資和共擔市場風險問題，世界范圍內的各大半導體廠商紛紛聯合，已形成若干合作開發的集團格局。

1996年市場上主推的是4M位和16M位DRAM晶元，1997年以16M位為主，1998年64M位大量上市。64M DRAM的市場佔有率達52%；16M DRAM的市場佔有率為45%。1999年64M DRAM市場佔有率已提高到78%，16M DRAM佔1%。128M DRAM已經普及，明年將出現256M DRAM。

高性能RISC微處理器的時鍾已達到100MHz～700MHz，這種情況下，處理器對存儲器的帶寬要求越來越高。為了適應高速CPU構成高性能系統的需要，DRAM技術在不斷發展。在市場需求的驅動下，出現了一系列新型結構的高速DRAM。例如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。為了提高動態讀寫存儲器訪問速度而採用不同技術實現的DRAM有：

（1） 快速頁面方式FPM DRAM

快速頁面方式FPM（Fast Page Mode）DRAM已經成為一種標准形式。一般DRAM存儲單元的讀寫是先選擇行地址，再選擇列地址，事實上，在大多數情況下，下一個所需要的數據在當前所讀取數據的下一個單元，即其地址是在同一行的下一列，FPM DRAM可以通過保持同一個行地址來選擇不同的列地址實現存儲器的連續訪問。減少了建立行地址的延時時間從而提高連續數據訪問的速度。但是當時鍾頻率高於33MHz時，由於沒有足夠的充電保持時間，將會使讀出的數據不可靠。

（2） 擴展數據輸出動態讀寫存儲器EDO DRAM

在FPM技術的基礎上發展起來的擴展數據輸出動態讀寫存儲器EDODRAM（Extended Data Out DRAM），是在RAM的輸出端加一組鎖存器構成二級內存輸出緩沖單元，用以存儲數據並一直保持到數據被可靠地讀取時為止，這樣就擴展了數據輸出的有效時間。EDODRAM可以在50MHz時鍾下穩定地工作。

由於只要在原DRAM的基礎上集成成本提高並不多的EDO邏輯電路，就可以比較有效地提高動態讀寫存儲器的性能，所以在此之前，EDO DRAM曾成為動態讀寫存儲器設計的主流技術和基本形式。

（3） 突發方式EDO DRAM

在EDO DRAM存儲器的基礎上，又發展了一種可以提供更高有效帶寬的動態讀寫存儲器突發方式EDO DRAM（Burst EDO DRAM）。這種存儲器可以對可能所需的4個數據地址進行預測並自動地預先形成，它把可以穩定工作的頻率提高到66MHz。

（4） 同步動態讀寫存儲器SDRAM

SDRAM（Synchronous DRAM）是通過同步時鍾對控制介面的操作和安排片內隔行突發方式地址發生器來提高存儲器的性能。它僅需要一個首地址就可以對一個存儲塊進行訪問。所有的輸入采樣如輸出有效都在同一個系統時鍾的上升沿。所使用的與CPU同步的時鍾頻率可以高達66MHz～100MHz。它比一般DRAM增加一個可編程方式寄存器。採用SDRAM可大大改善內存條的速度和性能，系統設計者可根據處理器要求，靈活地採用交錯或順序脈沖。

Infineon Technologies(原Siemens半導體)今年已批量供應256Mit SDRAM。其SDRAM用0.2μm技術生產，在100MHz的時鍾頻率下輸出時間為10ns。

（5） 帶有高速緩存的動態讀寫存儲器CDRAM

CDRAM（Cached DRAM）是日本三菱電氣公司開發的專有技術，1992年推出樣品，是通過在DRAM晶元，集成一定數量的高速SRAM作為高速緩沖存儲器Cache和同步控制介面，來提高存儲器的性能。這種晶元用單一+3.3V電源，低壓TTL輸入輸出電平。目前三菱公司可以提供的CDRAM為4Mb和16Mb，其片內Cache為16KB，與128位內部匯流排配合工作，可以實現100MHz的數據訪問。流水線式存取時間為7ns。

（6） 增強型動態讀寫存儲器EDRAM（Enhanced DRAM）

由Ramtron跨國公司推出的帶有高速緩沖存儲器的DRAM產品稱作增強型動態讀寫存儲器EDRAM（Enhanced DRAM），它採用非同步操作方式，單一+5V工作電源，CMOS或TTL輸入輸出電平。由於採用一種改進的DRAM 0.76μm CMOS工藝和可以減小寄生電容和提高晶體管增益的結構技術，其性能大大提高，行訪問時間為35ns，讀/寫訪問時間可以提高到65ns，頁面寫入周期時間為15ns。EDRAM還在片內DRAM存儲矩陣的列解碼器上集成了2K位15ns的靜態RAM高速緩沖存儲器Cache，和後寫寄存器以及另外的控制線，並允許SRAM Cache和DRAM獨立操作。每次可以對一行數據進行高速緩沖。它可以象標準的DRAM對任一個存儲單元用頁面或靜態列訪問模式進行操作，訪問時間只有15ns。當Cache未命中時，EDRAM就把新的一行載入到Cache中，並把選擇的存儲單元數據輸出，這需要花35ns。這種存儲器的突發數據率可以達到267Mbytes/s。

（7） RDRAM（Rambus DRAM）

Rambus DRAM是Rambus公司利用本身研製的一種獨特的介面技術代替頁面方式結構的一種新型動態讀寫存儲器。這種介面在處理機與DRAM之間使用了一種特殊的9位低壓負載發送線，用250MHz同步時鍾工作，位元組寬度地址與數據復用的串列匯流排介面。這種介面又稱作Rambus通道，這種通道嵌入到DRAM中就構成Rambus DRAM，它還可以嵌入到用戶定製的邏輯晶元或微處理機中。它通過使用250MHz時鍾的兩個邊沿可以使突發數據傳輸率達到500MHz。在採用Rambus通道的系統中每個晶元內部都有它自己的控制器，用來處理地址解碼和面頁高速緩存管理。由此一片存儲器子系統的容量可達512K位元組，並含有一個匯流排控制器。不同容量的存儲器有相同的引腳並連接在同一組匯流排上。Rambus公司開發了這種新型結構的DRAM，但是它本身並不生產，而是通過發放許可證的方式轉讓它的技術，已經得到生產許可的半導體公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。

被業界看好的下一代新型DRAM有三種：雙數據傳輸率同步動態讀寫存儲器（DDR SDRAM）、同步鏈動態讀寫存儲器（SLDRAM）和Rambus介面DRAM（RDRAM）。

（1） DDR DRAM（Double Data Rate DRAM）

在同步動態讀寫存儲器SDRAM的基礎上，採用延時鎖定環（Delay-locked Loop）技術提供數據選通信號對數據進行精確定位，在時鍾脈沖的上升沿和下降沿都可傳輸數據（而不是第一代SDRAM僅在時鍾脈沖的下降沿傳輸數據），這樣就在不提高時鍾頻率的情況下，使數據傳輸率提高一倍，故稱作雙數據傳輸率（DDR）DRAM，它實際上是第二代SDRAM。由於DDR DRAM需要新的高速時鍾同步電路和符合JEDEC標準的存儲器模塊，所以主板和晶元組的成本較高，一般只能用於高檔伺服器和工作站上，其價格在中低檔PC機上可能難以接受。

（2） SLDRAM（Synchnonous Link DRAM）

這是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansung和Siemens等業界大公司聯合制定的一個開放性標准，委託Mosaid Technologies公司設計，所以SLDRAM是一種原本最有希望成為高速DRAM開放性工業標準的動態讀寫存儲器。它是一種在原DDR DRAM基礎上發展的一種高速動態讀寫存儲器。它具有與DRDRAM相同的高數據傳輸率，但是它比其工作頻率要低；另外生產這種存儲器不需要支付專利使用費，使得製造成本較低，所以這種存儲器應該具有市場競爭優勢。但是由於SLDRAM聯盟是一個鬆散的聯合體，眾多成員之間難以協調一致，在研究經費投入上不能達成一致意見，加上Intel公司不支持這種標准，所以這種動態存儲器反而難以形成氣候，敵不過Intel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用於通信和消費類電子產品，高檔PC和伺服器。

（3） DRDRAM（Direct Rambus DRAM）

從1996年開始，Rambus公司就在Intel公司的支持下制定新一代RDRAM標准，這就是DRDRAM（Direct RDRAM）。這是一種基於協議的DRAM，與傳統DRAM不同的是其引腳定義會隨命令而變，同一組引腳線可以被定義成地址，也可以被定義成控制線。其引腳數僅為正常DRAM的三分之一。當需要擴展晶元容量時，只需要改變命令，不需要增加硬體引腳。這種晶元可以支持400MHz外頻，再利用上升沿和下降沿兩次傳輸數據，可以使數據傳輸率達到800MHz。同時通過把數據輸出通道從8位擴展成16位，這樣在100MHz時就可以使最大數據輸出率達1.6Gb/s。東芝公司在購買了Rambus公司的高速傳輸介面技術專利後，於1998年9月首先推出72Mb的RDRAM，其中64Mb是數據存儲器，另外8Mb用於糾錯校驗，由此大大提高了數據讀寫可靠性。

Intel公司辦排眾議，堅定地推舉DRDRAM作為下一代高速內存的標准，目前在Intel公司對Micro、Toshiba和Samsung等公司組建DRDRAM的生產線和測試線投入資金。其他眾多廠商也在努力與其抗爭，最近AMD宣布至少今年推出的K7微處理器都不打算採用Rambus DRAM；據說IBM正在考慮放棄對Rambus的支持。當前市場上同樣是64Mb的DRAM，RDRAM就要比其他標準的貴45美元。
由此可見存儲器的發展動向是：大容量化，高速化， 多品種、多功能化，低電壓、低功耗化。
存儲器的工藝發展中有以下趨勢：CHMOS工藝代替NMOS工藝以降低功耗；縮小器件尺寸，外圍電路仍採用ECL結構以提高存取速度同時提高集成度；存儲電容從平面HI-C改為深溝式，保證尺寸減少後的電荷存儲量，以提高可靠性；電路設計中簡化外圍電路結構，注意降低雜訊，運用冗餘技術以提高質量和成品率；工藝中採用了多種新技術；使DRAM的存儲容量穩步上升，為今後繼續開發大容量的新電路奠定基礎。
從電子計算機中的處理器和存儲器可以看出ULSI前進的步伐和幾十年間的巨大變化。

⑨ 簡述SRAM,DRAM型存儲器的工作原理

個人電腦的主要結構:
顯示器
主機板
CPU
(微處理器)
主要儲存器
(記憶體)
擴充卡
電源供應器
光碟機
次要儲存器
(硬碟)
鍵盤
滑鼠
盡管計算機技術自20世紀40年代第一台電子通用計算機誕生以來以來有了令人目眩的飛速發展，但是今天計算機仍然基本上採用的是存儲程序結構，即馮·諾伊曼結構。這個結構實現了實用化的通用計算機。
存儲程序結構間將一台計算機描述成四個主要部分：算術邏輯單元（ALU），控制電路，存儲器，以及輸入輸出設備（I/O）。這些部件通過一組一組的排線連接（特別地，當一組線被用於多種不同意圖的數據傳輸時又被稱為匯流排），並且由一個時鍾來驅動（當然某些其他事件也可能驅動控制電路）。
概念上講，一部計算機的存儲器可以被視為一組「細胞」單元。每一個「細胞」都有一個編號，稱為地址；又都可以存儲一個較小的定長信息。這個信息既可以是指令（告訴計算機去做什麼），也可以是數據（指令的處理對象）。原則上，每一個「細胞」都是可以存儲二者之任一的。
算術邏輯單元（ALU）可以被稱作計算機的大腦。它可以做兩類運算：第一類是算術運算，比如對兩個數字進行加減法。算術運算部件的功能在ALU中是十分有限的，事實上，一些ALU根本不支持電路級的乘法和除法運算（由是使用者只能通過編程進行乘除法運算）。第二類是比較運算，即給定兩個數，ALU對其進行比較以確定哪個更大一些。
輸入輸出系統是計算機從外部世界接收信息和向外部世界反饋運算結果的手段。對於一台標準的個人電腦，輸入設備主要有鍵盤和滑鼠，輸出設備則是顯示器，列印機以及其他許多後文將要討論的可連接到計算機上的I/O設備。
控制系統將以上計算機各部分聯系起來。它的功能是從存儲器和輸入輸出設備中讀取指令和數據，對指令進行解碼，並向ALU交付符合指令要求的正確輸入，告知ALU對這些數據做那些運算並將結果數據返回到何處。控制系統中一個重要組件就是一個用來保持跟蹤當前指令所在地址的計數器。通常這個計數器隨著指令的執行而累加，但有時如果指令指示進行跳轉則不依此規則。
20世紀80年代以來ALU和控制單元（二者合成中央處理器，CPU）逐漸被整合到一塊集成電路上，稱作微處理器。這類計算機的工作模式十分直觀：在一個時鍾周期內，計算機先從存儲器中獲取指令和數據，然後執行指令，存儲數據，再獲取下一條指令。這個過程被反復執行，直至得到一個終止指令。
由控制器解釋，運算器執行的指令集是一個精心定義的數目十分有限的簡單指令集合。一般可以分為四類：1）、數據移動（如：將一個數值從存儲單元A拷貝到存儲單元B）2）、數邏運算（如：計算存儲單元A與存儲單元B之和，結果返回存儲單元C）3）、條件驗證（如：如果存儲單元A內數值為100，則下一條指令地址為存儲單元F）4）、指令序列改易（如：下一條指令地址為存儲單元F）
指令如同數據一樣在計算機內部是以二進制來表示的。比如說，10110000就是一條Intel
x86系列微處理器的拷貝指令代碼。某一個計算機所支持的指令集就是該計算機的機器語言。因此，使用流行的機器語言將會使既成軟體在一台新計算機上運行得更加容易。所以對於那些機型商業化軟體開發的人來說，它們通常只會關注一種或幾種不同的機器語言。
更加強大的小型計算機，大型計算機和伺服器可能會與上述計算機有所不同。它們通常將任務分擔給不同的CPU來執行。今天，微處理器和多核個人電腦也在朝這個方向發展。
超級計算機通常有著與基本的存儲程序計算機顯著區別的體系結構。它們通常由者數以千計的CPU，不過這些設計似乎只對特定任務有用。在各種計算機中，還有一些微控制器採用令程序和數據分離的哈佛架構（Harvard
architecture）。

⑩ 什麼是DDR II DIMM內存

DDR2（Double Data Rate 2）綜述：

回想起DDR的發展歷程，從DDR200經過DDR266、DDR333到今天的雙通道DDR400、DDR533技術，第一代DDR的發展已經走到了技術的極限。由於DDR-I架構的局限性，當頻率達到400MHz後，就很難再有所提升，而隨著新的處理器技術不斷發展，前端匯流排對內存帶寬的要求卻越來越高，老邁的DDR SDRAM已經無法勝任，擁有更高更穩定運行頻率的內存將是大勢所趨，DDR II不可阻擋地走到了大眾面前。

相對來說，作為接班人的DDR-Ⅱ在總體上仍保留了DDR-I的大部分特性，相比DDR-I的設計變動並不大，即使針腳數發生了改變，但仍可以強行將DDR II的內存插入到DDR-I的DIMM槽中，這也是需要大家注意的地方。總體而言，DDR-Ⅱ主要進行了以下幾點改進：

1．改進針腳設計：DDR2的針腳數量為240針，而DDR內存為184針。(註：DDR-II針腳數量有200Pin、220Pin、240Pin三種，其中240Pin的DDR-Ⅱ將用於桌面PC系列)

2．降低工作電壓：DDR2內存的VDIMM電壓為1.8V，也和DDR內存的2.5V不同。

3．改進封裝方式：它採用了更為先進的FBGA封裝方式替代了傳統的TSOP/TSOP-II方式。

4．更低的延遲時間：DDR2內存的延遲時間介於1.8ns到2.2ns之間（由廠商根據工作頻率不同而設定），遠低於DDR的2.9ns。由於延遲時間的降低，從而使DDR2可以達到更高的頻率，最高可以達到1GHz以上的有效頻率。

5. 4bit Prefect架構（4位數據預讀取）：這也是DDR II內存能在相同的核心頻率下，達到更高的數據傳輸率的關鍵技術之一。

6．OCD（Off-Chip Driver離線驅動調校）：使用OCD通過減少DQ-DQS的傾斜來提高信號的完整閉圓性；通過控制電壓來提高信號品質。（OCD功能在普通台式機上並沒有什麼作用，其優點主要體現在伺服器領域）

7．ODT（On Die Terminator片內終結電阻）：終結電阻器可以和內存顆粒的"特性"相符，從而減少內存與主頌蠢板的兼容問題的出現。

8．Posted CAS功能：Posted CAS是為了解決DDR內存中指令沖突問題，提高DDR II內存的利用效率而設計的功能。（Posted CAS功能的優勢只有在那些讀寫命令非常頻繁的運作環境下才能體現，對於一般的應用來說，開啟Posted CAS功能反而會降低系統的整體性能）

DDR與DDR II對比表：

DDR SDAMR
DDR II SDRAM

時鍾頻率
100/133/166/200MHz
200/266/333MHz

數據傳輸率
200/266/333/400MBPS
400/533/667MBPS

工作電壓
2.5V
1.8V

針腳數
184Pin
200Pin、220Pin、240Pin(240Pin為主流標准)

封裝技術
TSOP-II/CSP
CSP（FBGA）封裝

最大功率
418毫瓦
318毫瓦

預取設計
2Bit
4Bit

突發長度
2/4/8
4/8

L-BANK數量
最多4個
最多8個

CL值
1.5、2.5、3.5、3
3、4、5

AL值
無
0、1、2、3、4

介面標准
SSTL_2
SSTL_18

系統最高P-BANK數量
8
4

新增特性

COD、ODT、POSTED CAS

DDR II內存技術詳解

1、改進針腳設計

雖說DDR-Ⅱ是在DDR的基礎之上改進而來的，外觀、尺寸上與目前的DDR內存幾乎一樣，但為了保持較高的數據傳輸率，適合電氣信號的要求， DDR-Ⅱ對針腳進行重新定義，採用了雙向數據控制針腳，針腳數也由DDR的184Pin變為240Pin(註：DDR-II針腳數量有200Pin、220Pin、240Pin三種，其中240Pin的DDR-Ⅱ將用於桌面PC系列。)

2、更低的工作電壓

由於DDR-II內存使用更為先進的製造工藝（DDRII內存將採用0.09微米的製作工藝，其內存容量可以達到1GB到2GB，而隨後DDRII內存將會在製造上進一步提升為更加先進的0.065微米製作工藝，這樣DDRII內存的容量可以達到4GB。）和對野態陪晶元核心的內部改進，DDRII內存將把工作電壓降到1.8V，這就預示著DDRII內存的功耗和發熱量都會在一定程度上得以降低：在533MHz頻率下的功耗只有304毫瓦（而DDR在工作電壓為2.5V，在266MHZ下功耗為418毫瓦）。不過降低工作電壓也來了一個問題：在DDR2初始的200-266MHz的時鍾速度上，當模塊中組裝了32個DRAM晶元時，由於DDR2的核心電壓只有1.8V，使得DDR2的邊沿斜率比DDR慢。邊沿斜率降低的結果是：同一個更高的電壓信號相比，電壓信號上升時間加長，這加大了製造上的難度。

3、更小的封裝

目前DDR內存主要採用TSOP-Ⅱ封裝,而在DDRⅡ時代，TSOP-Ⅱ封裝將徹底退出內存封裝市場，改用更先進的CSP（FBGA）無鉛封裝技術，它是比TSOP-Ⅱ更為貼近晶元尺寸的封裝方法，並且由於在晶圓上就做好了封裝布線，在可靠性方面可以達到了更高的水平。DDR II將有兩種封裝形式，如果數據位寬是4bit/8bit，則採用64-ball的FBGA封裝，數據位寬是16bit，則採用84-ball的FBGA封裝。

4、更低的延遲時間，

圖-1 延遲時間示意圖

在DDR2中，整個內存子系統都重新進行了設計，大大降低了延遲時間，延遲時間介於1.8ns到2.2ns之間（由廠商根據工作頻率不同而設定），遠低於DDR的2.9ns。由於延遲時間的降低，從而使DDR2可以達到更高的頻率，最高可以達到1GHz以上的有效頻率。而DDR1由於已經接近了其物理極限，其延遲時間無法進一步降低，這也是為什麼DDR1的最大運行頻率不能再有效提高的原因之一。

5、採用了4bit Prefect架構

圖-2 4bit Prefect示意圖

DDR-Ⅱ在DDR的基礎上之上新增4位數據預取的特性，這也是DDR II的關鍵技術之一。現在的DRAM內部都採用了4bank的結構，內存顆粒內部單元我們稱之為Cell，它是由一組Memory Cell Array構成，也就是內存單元隊列。目前內存顆粒的頻率分成三種，一種是DRAM核心頻率，一種是時鍾頻率，還有一種是數據傳輸率。

在SDRAM中，SDRAM也就是同步DRAM，它的數據傳輸率是和時鍾周期同步的，SDRAM的DRAM核心頻率和時鍾頻率以及數據傳輸率都一樣。以PC-133SDRAM為例，它的核心頻率/時鍾頻率/數據傳輸率分別是133MHz/133MHz/133Mbps。

在DDR I SDRAM中，核心頻率和時鍾頻率是一樣的，而數據傳輸率是時鍾頻率的兩倍，關於這點我們都已經非常的清楚了，DDR也就是Double data rating內存可以在每個時鍾周期的上升延和下降延傳輸數據，也就是一個時鍾周期可以傳輸2bit數據，因此DDR I的數據傳輸率是時鍾頻率的兩倍。以DDR266 SDRAM為例，它的核心頻率/時鍾頻率/數據傳輸率分別是133MHz/133MHz/266Mbps。目前JEDEC標准中的DDR I SDRAM的最高標準是DDR400，它的核心頻率/時鍾頻率/數據傳輸率分別是200MHz/200MHz/400Mbps。顆粒內部的基本組成單元cell的工作頻率為200MHz，這個頻率再提高會帶來穩定性和成本方面的問題。

而在DDR II SDRAM中，核心頻率和時鍾頻率已經不一樣了，由於DDR II採用了4bit Prefetch技術。Prefetch可以意譯為"數據預取"技術，可以認為是埠數據傳輸率和內存Cell之間數據讀/寫之間的倍率，如DDR I為2bit Prefetch，因此DDR I的數據傳輸率是核心Cell工作頻率的兩部。DDR II採用了4bit Prefetch架構，也就是它的數據傳輸率是核心工作頻率的四倍。實際上數據先輸入到I/O緩沖寄存器，再從I/O寄存器輸出。DDR II 400 SDRAM的核心頻率/時鍾頻率/數據傳輸率分別是100MHz/200MHz/400Mbps。大家要注意的是，DDR II 400 SDRAM的核心頻率和DDR I 200是一樣的，但是DDR II 400的數據傳輸率是DDR I 200的兩倍。因此，DDR-Ⅱ雖然實現了4-bit預取，但在實際效能上，與DDR是一樣的。因此在相同的核心頻率下，DDR-Ⅱ達到了兩倍於DDR的的帶寬的水平有一個前提條件，那就是DDR-Ⅱ的外部時鍾頻率也是DDR和SDRAM的兩倍。

6、OCD功能

圖-3 OCD原理圖示

OCD的英文全稱為Off-Chip Driver，譯為離線驅動調校，DDR-Ⅱ加入了可選的OCD功能，OCD的主要用意在於調整I/O介面端的電壓，來補償上拉與下拉電阻值，從而可以提高信號的完整性。DDR II主要通過調整上拉（pull-up）/下拉（pull-down）的電阻值使DQS低電平/DQ高電平時電壓相等，如果不滿足要求，則通過設定突發長度的地址線來傳送上拉/下拉電阻等級，從而減少DQ-DQS的傾斜來提高信號的完整性及控制電壓來提高信號品質。不過，由於在一般情況下普能台式機對應用環境穩定程度並不太高，只要存在差分DQS時就基本可以保證同步的准確性，因此OCD功能在普通台式機上並沒有什麼作用，其優點主要體現在伺服器領域。

7、ODT 功能

圖-4 ODT原理圖示

ODT的英文全稱為On Die Terminator，中文意思是片內終結器設計。在進入DDR時代，DDR內存對工作環境提出更高的要求，如果先前發出的信號不能被電路終端完全吸收掉而在電路上形成反射現象，就會對後面信號的影響從而造成運算出錯。因此目前支持DDR主板都是通過採用終結電阻來解決這個問題。由於每根數據線至少需要一個終結電阻，這意味著每塊DDR主板需要大量的終結電阻，這也無形中增加了主板的生產成本,而且由於不同的內存模組對終結電阻的要求不可能完全一樣，也造成了所謂的「內存兼容性問題」。

而在DDR II中加入了ODT功能，即是將終結電阻設於內存晶元內，當在DRAM模組工作時把終結電阻器關掉，而對於不工作的DRAM模組則進行終結操作，起到減少信號反射的作用（註：ODT的功能與禁止由北橋晶元控制，在開機進行EMRS時進行設置，ODT所終結的信號包括DQS、RDQS、DQ等等。），這樣可以產生更干凈的信號品質，從而產生更高的內存時鍾頻率速度。而將終結電阻設計在內存晶元之上還可以簡化了主板的設計，降低了主板的成本，而且終結電阻器可以和內存顆粒的"特性"相符，從而減少內存與主板的兼容問題的出現。

8、Posted CAS功能

圖-5 Posted CAS原理圖示

Posted CAS是為了解決DDR內存中指令沖突問題，提高DDR II內存的利用效率而設計的功能。在Posted CAS操作中，它允許CAS信號緊隨RAS發送（相對於以往的DDR等於將CAS前置），CAS信號（讀寫/命令）能夠被插到RAS信號後面的一個時鍾周期，CAS命令可以在附加延遲（Additive Latency）後面保持有效。但讀/寫操作並沒有因此而提前，仍有要保證有足夠的延遲/潛伏期，為此在DDR-Ⅱ中引入「Additive Latency」概念（簡稱AL，主要用來代替原來的「RAS到CAS和延遲」，意為附加潛伏期。），而CL也不再採用原來的x.5的設計，而採用整數設計（CL最低值為3，最高為5）。與CL一樣，AL單位為時鍾周期數，AL可以在0，1，2，3，4中進行設置，當AL設為0時，前置CAS無效，內存在傳統DDR模式下運行。Posted CAS優點到於可以很容易解決ACT和CAS信號之間產生碰撞的沖突，從而提高了命令、數據匯流排的效率及實際的內存帶寬。

不過Posted CAS也存在一個問題，就是在背靠背式讀取數據時，由於要經過AL加CL的潛伏期，所以會增加讀取的延遲反而增加了。因此Posted CAS功能的優勢只有在那些讀寫命令非常頻繁的運作環境下才能體現，對於一般的應用來說，開啟Posted CAS功能反而會降低系統的整體性能。