fir演算法

『壹』 fir數字濾波器設計原理是什麼

• 原理：在進入FIR濾波器前，首先要將信號通過A/D器件進行模數轉換，把模擬信號轉化為數字信號；為了使信號處理能夠不發生失真，信號的采樣速度必須滿足奈奎斯特定理，一般取信號頻率上限的4-5倍做為采樣頻率；一般可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分布式演算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字信號處理任務，相對於串列運算為主導的通用DSP晶元來說，其並行性和可擴展性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。

• 拓展：關於FIR濾波器

  FIR(Finite Impulse Response)濾波器：有限長單位沖激響應濾波器，又稱為非遞歸型濾波器，是數字信號處理系統中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位抽樣響應是有限長的，因而濾波器是穩定的系統。因此，FIR濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。
  

『貳』 急！！！！！！！！用窗函數法設計FIR濾波器的主要特點是什麼

系統的單位沖激響應h (n)在有限個n值處不為零。系統函數H(z)在|z|>0處收斂，極點全部在z = 0處（因果系統）。結構上主要是非遞歸結構，沒有輸出到輸入的反饋，但有些結構中（例如頻率抽樣結構）也包含有反饋的遞歸部分。

設FIR濾波器的單位沖激響應h (n)為一個N點序列，0 ≤ n ≤N —1，則濾波器的系統函數為H(z)=∑h(n)*z^-k。

就是說，它有（N—1）階極點在z = 0處，有（N—1）個零點位於有限z平面的任何位置。

(2)fir演算法擴展閱讀：

在進入FIR濾波器前，首先要將信號通過A/D器件進行模數轉換，把模擬信號轉化為數字信號；為了使信號處理能夠不發生失真，信號的采樣速度必須滿足香農采樣定理，一般取信號頻率上限的4-5倍做為采樣頻率；

一般可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分布式演算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。

FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字信號處理任務，相對於串列運算為主導的通用DSP晶元來說，其並行性和可擴展性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。

『叄』 FIR濾波器的工作原理

在進入FIR濾波器前，首先要將信號通過A/D器件進行模數轉換，把模擬信號轉化為數字信號；為了使信號處理能夠不發生失真，信號的采樣速度必須滿足奈奎斯特定理，一般取信號頻率上限的4-5倍做為采樣頻率；一般可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分布式演算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字信號處理任務，相對於串列運算為主導的通用DSP晶元來說，其並行性和可擴展性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。

『肆』 FIR和IIR濾波器這兩種濾波器有什麼區別

1、響應不同：兩種濾波器都是數字濾波器。根據沖激響應的不同，將數字濾波器分為有限沖激響應（FIR）濾波器和無限沖激響應（IIR）濾波器。對於FIR濾波器，沖激響應在有限時間內衰減為零，其輸出僅取決於當前和過去的輸入信號值。對於IIR濾波器，沖激響應理論上應會無限持續，其輸出不僅取決於當前和過去的輸入信號值，也取決於過去的信號輸出值。

2、相位不同：FIR：有限脈沖響應濾波器。有限說明其脈沖響應是有限的。與IIR相比，它具有線性相位、容易設計的優點。這也就說明，IIR濾波器具有相位不線性，不容易設計的缺點。

3、影響不同：而另一方面，IIR卻擁有FIR所不具有的缺點，那就是設計同樣參數的濾波器，FIR比IIR需要更多的參數。這也就說明，要增加DSP的計算量。DSP需要更多的計算時間，對DSP的實時性有影響。

『伍』 FIR濾波器時延問題

FIR(Finite Impulse Response)數字濾波器因其具有良好的線性特性而被廣泛應用，但在利用FIR濾波器進行實際信號的濾波處理中，濾波後信號將會不可避免地產生明顯的時延，影響濾波器的性能,從而限制了該濾波器在實際中的一些應用。

為了解決這一問題，從FIR濾波器的相位特性出發，首先需要從理論上深入分析FIR濾波器產生時延的原因，獲得了FIR數字濾波器產生時延的內在規律，並給出了消除時延的數學模型。

(5)fir演算法擴展閱讀：

FIR濾波器的工作原理：

在進入FIR濾波器前，首先要將信號通過A/D器件進行模數轉換，把模擬信號轉化為數字信號；為了使信號處理能夠不發生失真，信號的采樣速度必須滿足香農采樣定理，一般取信號頻率上限的4-5倍作為采樣頻率。

通常可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分布式演算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。

『陸』 c語言fir陷波器演算法

#include<math.h>

#define FIRNUMBER 25
#define SIGNAL1F 1000
#define SIGNAL2F 4500
#define SAMPLEF 10000
#define PI 3.1415926

float InputWave();
float FIR();

float fHn[FIRNUMBER]={ 0.0,0.0,0.001,-0.002,-0.002,0.01,-0.009,
-0.018,0.049,-0.02,0.11,0.28,0.64,0.28,
-0.11,-0.02,0.049,-0.018,-0.009,0.01,
-0.002,-0.002,0.001,0.0,0.0
};
float fXn[FIRNUMBER]={ 0.0 };
float fInput,fOutput;
float fSignal1,fSignal2;
float fStepSignal1,fStepSignal2;
float f2PI;
int i;
float fIn[256],fOut[256];
int nIn,nOut;

main()
{
nIn=0; nOut=0;
f2PI=2*PI;
fSignal1=0.0;
fSignal2=PI*0.1;
fStepSignal1=2*PI/30;
fStepSignal2=2*PI*1.4;
while ( 1 )
{
fInput=InputWave();
fIn[nIn]=fInput;
nIn++; nIn%=256;
fOutput=FIR();
fOut[nOut]=fOutput;
nOut++;
if ( nOut>=256 )
{
nOut=0; /* 請在此句上設置軟體斷點 */
}
}
}

float InputWave()
{
for ( i=FIRNUMBER-1;i>0;i-- )
fXn[i]=fXn[i-1];
fXn[0]=sin(fSignal1)+cos(fSignal2)/6.0;
fSignal1+=fStepSignal1;
if ( fSignal1>=f2PI ) fSignal1-=f2PI;
fSignal2+=fStepSignal2;
if ( fSignal2>=f2PI ) fSignal2-=f2PI;
return(fXn[0]);
}

float FIR()
{
float fSum;
fSum=0;
for ( i=0;i<FIRNUMBER;i++ )
{
fSum+=(fXn[i]*fHn[i]);
}
return(fSum);
}

『柒』 fir濾波器原理

我會啊，用DSP的CCS軟體編嘛？

給個大概的意思：
濾波器需要的系數可以由MATLAB獲得：
設采樣頻率為16Khz, 由MATLAB得到歸一化的截止頻率為:
W1=2*1/16=0.125
W2=2*5/16=0.625
由命令B=FIR1(36，[W1,W2])就可以得到系數向量B，加入濾波器的核心演算法中即得到欲設計的帶通濾波器。

看得懂的話就照著編，
看不懂的話你把濾波器的具體要求告訴我，我給你編個。
很容易的！

『捌』 簡述iir，fir濾波器的優缺點

一、FIR濾波器的優缺點

優點：

1、有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字信號處理任務，相對於串列運算為主導的通用DSP晶元來說，其並行性和可擴展性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。

2、可以無限增加精度（在足夠運算能力的前提下），並且不存在IIR濾波器的相位精度問題，是目前比較高端的解決方案。

劣勢：

1、因為採用的精度很高，所以對計算資源和內存、功耗的使用更高；

2、FIR在其他領域主要解決高頻問題，在音頻應用常常遇到1Khz以下的信號，FIR至少需要FIR 512才能對1K以下產生作用

3、過分運算，因為FIR每個處理單元寬度不能調整，因此在解決低頻問題時，高頻會出現過分運算的情況。

二、IIR濾波器的優缺點

優點：

1、IIR數字濾波器的系統函數可以寫成封閉函數的形式。

2、直接設計可以採用優化設計（CAD）法，數字濾波器的系統函數H（Z）的系數ai, bi或零極點ci, di等參數，可採用優化設計的方法。

3、IIR數字濾波器在設計上可以藉助成熟的模擬濾波器的成果，如巴特沃斯、契比雪夫和橢圓濾波器等，有現成的設計數據或圖表可查，其設計工作量比較小，對計算工具的要求不高。

缺點：

1、IIR數字濾波器的相位特性不好控制，對相位要求較高時，需加相位校準網路。

(8)fir演算法擴展閱讀

IIR數字濾波器與FIR數字濾波器的區別：

1、單位響應

IIR濾波器的單位脈沖響應為無限長，網路中有反饋迴路。FIR濾波器的單位脈沖響應是有限長的，一般網路中沒有反饋迴路。

FIR濾波器的系統函數一般是一個有理分式，分母多項式決定濾波器的反饋網路。FIR濾波器的系統函數用下式表示

2、幅頻特性

IIR數字濾波器幅頻特性精度很高，不是線性相位的，可以應用於對相位信息不敏感的音頻信號上；FIR數字濾波器的幅頻特性精度較之於IIR數字濾波器低，但是線性相位，就是不同頻率分量的信號經過fir濾波器後他們的時間差不變，這是很好的性質。

3、實時信號處理

FIR數字濾波器是有限的單位響應也有利於對數字信號的處理，便於編程，用於計算的時延也小，這對實時的信號處理很重要。

『玖』 為什麼fir可以採用fft演算法而iir不可以

信號通過濾波器系統可以看做信號與濾波器單位脈沖響應h(n)的卷積;
無限脈沖響應IIR濾波器，無法通過卷積實現濾波，因為h(n)無限長
有限脈沖響應FIR濾波器，可以通過卷積實現濾波，則可以通過FFT來實現卷積的快速運算

『拾』 快要答辯了，我想問的是FIR數字濾波器的原理就是他所採用的演算法嗎

分布式演算法是FPGA過程中的演算法優化，根據FIR濾波器的結構特點，將加乘單元進行化簡，簡化計算單元，縮短計算時間。
FIR設計原理應該是用MATLAB的fir1（）函數得到的系數，將系數直接應用到FPGA中，如用VHDL編寫代碼的話，可將系數設為常量。
FIR原理是濾波的原理，就是h(n)與輸入信號卷積後得到輸出序列y(n).
演算法是在設計過程中的優化，二者不同。