鎖相演算法

『壹』 鎖相環的有點與缺點有哪些啊

概述： 小數分頻 鎖相環面世已有多年，但至今仍然有人不大清楚這種電路的特性。很多人以為小數分頻 鎖相環與整數分頻鎖相環採用完全不同的設計方程式及模擬測試技術。其實，以背後的概念及所採用的方程式為例來說，小數分頻 鎖相環與整數分頻鎖相環基本上沒有分別。但兩者的性能則不同，原因是分數可以計算在內，這樣會令N值變得更小。選用小數分頻 鎖相環架構的最主要原因也是基於這個N值較小的緣故，而且理論上N值越小，相位雜訊方面的表現會更為理想。 我們將會在今次的在線研討會上解釋清楚一些有關小數分頻鎖相環的錯誤觀念，也會就有關小數分頻鎖相環與整數分頻鎖相環之間的優缺點作一簡單的比較，最後我們會介紹小數分頻鎖相環的設計竅門以及設計時必須考慮的因素。 摘要：主要探討基於FSK制式的主叫號碼來電顯示的幾種解碼方式，詳細介紹專用電路解調、鎖相環解調和數字信號處理器(DSP)軟體解調的識別方式，給出相應理論依據和實驗數據，最後分析各種解碼方式的優缺點。 關鍵詞：來電顯示；FSK；HT9032；74HC9046；BF535 1 引言 主叫號碼識別(俗稱來電顯示)已成為電話通信的一項重要功能，在許多CTI呼叫中心和交換機中也是不可缺少的。全世界的來電顯示主要分為4大類：Bellcore FsK主要是中國、美國、加拿大使用；ETSI FSK主要是歐洲及我國台灣地區使用：JT FSK主要是日本使用：DTMF主要是我國台灣和印度地區。本文主要討論FSK制式來電顯示的解碼方式，詳細介紹基於專用電路、鎖相解調和基於DSP的3種解調方式。 2 專用電路解調 主流的來話顯示電路有Mitel公司的MT88E39、MT88E43、MT88E45等：Holtek公司的HT9032；NPC公司的SM8332；Freescale公司的MCl45447；EMC公司的EM92547A。筆者以HT9032為例介紹FSK解碼方式，著眼於Type I或On-hook caller ID應用，符合Bell 202及V.23規范。HT9032將FSK解調器包含在一個電路中，引腳及功能與Freescale公司的MCl45447及EMC公司的EM92547A相兼容。 該電路硬體主要由HT9032與Atmel的Mega8型單片機組成，HT9032解調出的FSK基帶信號送入單片機的捕獲中斷，信號碼率為1200b/s，所以Mega8設定1.2 kHz時鍾頻率對信號進行采樣判決。由於采樣周期不可能是理想的1200 Hz，會使采樣位置漸漸偏離碼元中心，造成判決錯誤，所以每次下降沿捕獲中斷產生後，單片機記數時鍾重新復位，矯正其采樣相位。然後延時0.4 ms(2.4kHz)，取碼元中點，並開始按1.2 kHz速率采樣，由此得到0、1比特流，將其按10bit合成位元組信息，每個位元組起始位是1，結束位為0，中間8位為信息。最後根據主叫識別的單數據消息格式提取所需的消息字，得到來電日期與來電號碼。 主叫識別信息數據的格式有二種：單數據消息格式(SDMF)和復合數據消息格式(MDMF)，前者結構簡單，也比較常用。 信道佔用信號：由一組300個連續的「O」和「l」(二進制位)交替組成，第一個比特為「0」，最後一個為「1」。在通話狀態下，信道佔用信號不發送，接收端只在正確收到這個信號後才認為後面緊跟的為有效信號。 標志信號：由180個(掛機狀態下)或80個(通話狀態下)標志位(邏輯」1」)組成，即持續的高電平。 消息類型字：單數據格式情況下為「04H」，表示為主叫號碼傳送信息。 消息長度字：佔一個位元組，為消息字的數目。 消息內容：單數據消息格式消息字內容如下：日期，時間(月，日，時，分)，共8個位元組；主叫號碼(如果允許顯示)；如果不允許顯示主叫號碼，將傳送字元「P」；當終端交換機無法得到主機號碼時，將傳送字元「0」。 校驗和：校驗字的演算法是將消息數據(即單數據格式的消息類型字、消息長度字和消息數據字)按256的模求和取補來得到校驗字。 根據單數據消息格式分析後得到來電顯示的時間為：08月14日13時47分，來電號碼為：13386198301，校驗位：0x12。所有數據(包括校驗位)和按256的模求和為00，證明收到的數據完全正確。 3 鎖相環解調 鎖相環主要包括鑒相器、環路濾波器和壓控振盪器。鑒相器可分為數字鑒相器與模擬鑒相器，數字鑒相器一般由異或門或邊沿觸發器組成，模擬鑒相器由乘法器組成，環路濾波器一般選用比例積分濾波電路。 α(nT)為調制的數字信號，△ω為FSK信號頻偏，設鎖相環的帶寬足夠寬，環路鎖定，則VCO輸出信號頻率與輸入信號頻率一致，也是調頻波，如果鑒相器採用正弦鑒相器,VCO輸出的電壓為 φe為穩態相差，為一常數，一般小於90°，反比於環路增益，由式(2)可得VCO輸出頻率為 壓控振盪器輸出頻率與控制電壓關系為：ω=ωc+AoVc，與(3)式相比可得 由此可知壓控振盪器的控制電壓與FSK的調制信號成正比，在實際電路中，只要加一些整形比較電路就可將其恢復為數字信號，完成FSK的解調。 PCI、PC2分別是門鑒相器和邊沿觸發鑒相器，這里選用PCI輸出，環路濾波器選用無源比例積分濾波器，根據FSK制式來電顯示信號的特點，設定74HC9046的參數如下，中心頻率fc=1.7 kHz，跟蹤帶寬為2fL=1.5 kHz，環路濾波器帶寬為l kHz，R1=10 kHz，C1=O.3μF，R2=∞(具體計算可參考74HC9046的數據手冊)，由於一般電容器的誤差比較大，所以R1要根據實際情況微調才能保證環路能跟蹤FSK信號。 輸入信號用信號源來代替，其中心頻率為1.7kHz。頻偏正負0.5 kHz，調制速率1.2 kb/s。 由於採用數字鎖相環，輸入信號必須為TTL，所以要對輸入信號進行放大限幅，限幅後的信號與鎖相輸出信號頻率一致，但存在少許的相位差即穩態相差。當鎖相環進入鎖定狀態後，其VCO的電壓與基帶信號一致，由於FSK制式來電顯信號1代表1.2 kHz，0代表2.2 kHz，所以鎖相解調輸出的信號要經反相後才輸入到單片機進行消息字的提取，單片機處理方法與基於專用電路解調方式中的相同，這里不再贅述。 4 基於DSP的解調 FSK信號的軟體解調方法很多，差分解調是比較簡單且易於實現的一種。其理論依據為設FSK信號的二個頻率分別為ω1，ω2。ω=ωo+△ω，若△ω>o，則ω=ω2；若△ω<O，則ω=ω1。經過帶通後的信號可表示為y(t)=Acos(ωo+△ω)t。 上式說明，若將輸入信號延遲π/2或3π/2個相位，即ωoτ=π/2時，x(t)=-A2/2*sin(△ωτ)；ωoτ=3π/2時。x(t)=A2/2sin(△ωτ)。可得到一雙極性電壓，將「0」和「l」鑒別出來。DSP的解調演算法框圖如圖3所示。 演算法確定後，在system view上進行了模擬，輸入PN序列，速率為1.2 kb/s，FSK調制器中心頻率為1.7 kHz，頻偏正負O.5 kHz，為了延時整數個采樣點，DSP采樣率為34 kHz，是中心頻率(ωo=1.7 kHz)的整數倍，所以得ωo*τ=π/2=1.7(4x34000)-1)=5samples,低通濾波器的截止頻率為1.2 kHz。 值得注意的是延時點的選取，在信號延時π(34000/1700/2=10 samples)時，獲得的信號幅度要比π/2延時小很多，從(6)式也可以得出同樣的結論。 基於模擬的可實現性，筆者採用了ADI公司的BF535型DSP。該DSP具有300MHz的主頻，2個40 bit的MAC和2個32 bit的ALU，4個8 bit的視頻處理單元，16個地址定址單元。該DSP內部集成了308 KB的RAM，並具有豐富的外部介面，用其實現演算法中的延時、濾波、相乘及消息字的提取綽綽有餘，其實際代碼只有ll KB。 5 結束語 基於專用電路的解調方式成本低廉、實用簡單、性能可靠，適合小型來電顯示機的設計，大部分來電顯示產品都採用此種方式。 鎖相環解碼方式基於硬體FSK解調，在大多數通信解調電路中都採用這種方式，其優點是靈敏度很高，在信噪比低的情況下性能尤為突出，缺點是電路復雜，調試不便，而且對於大部分數字鎖相環集成電路(例如74HC9046或4046)，當VCO工作於高頻(>6 MHz)時受溫度影響很大，需要加溫度補償電路才可正常工作。 基於DSP的解碼是純軟體解調方式，優點是設計靈活，修改方便，但是相對於專用電路解調方式來說成本過高，在信噪比差的情況下，演算法要做相應的調整。

記得採納啊

『貳』 平方環法的原理

在軟體無線電(SDR)技術實現的收發系統中,數字鎖相環在載波同步、位同步、相干解調、信號跟蹤、頻率選擇等方面發揮著重要作用,已成為數字調制／解調,數字上變頻／下變頻中不可缺少的核心器件.接收機為了提取載波,普遍採用平方環法和科斯塔斯環法,其中平方環以其電路結構簡單而得到了廣泛應用.但在平方環電路的設計中,由於NCO(或VCO)工作在2ωc頻率上,當環路鎖定後,其NCO(或VCO)的輸出需經過二分頻才能得到所需載波.而二分頻電路在實現過程中,特別是在對NCO進行數字分頻時,用FPGA實現太耗資源.
以下提出一種新的數字平方環電路,實現了從BPSK信號中提取相干載波的功能,簡單易行,便於實現,並對其進行了數學推導和建模模擬,具有良好的實用價值.
1鎖相環的結構
鎖相環(PLL)由鑒相器(PD)、環路濾波器(LF)以及數控振盪器(NCO)組成,如圖1所示.
鑒相器通常由乘法器來實現,鑒相器輸出的相位誤差信號經過環路濾波器濾波後,作為數控振盪器的控制信號,而數控振盪器的輸出又反饋到鑒相器,在鑒相器中與輸入信號進行相位比較.PLL是一個相位負反饋系統,當PLL鎖定後,數控振盪器的輸出信號相位將跟蹤輸入信號的相位變化,這時數控振盪器的輸出信號頻率與輸入信號頻率相等,但相位保持一個微小誤差.
2平方環法的工作原理
在平方環載波恢復電路中,BPSK信號經平方後得到兩倍載頻的頻譜分量,用鎖相環提取這一分量,然後進過二分頻可得到載頻分量,如圖2所示.
因鑒相器採用乘法器實現,則鑒相器輸出相位誤差信號為：
其中,Kd=KpA／4.環路濾波器的輸出僅與數控振盪器輸出和輸入信號之間相位差有關,控制電壓,以准確地對數控振盪器進行調整.顯然,當本地恢復的同相載波與調制載波達到同頻同相時,△φ=0.因此,解調的關鍵在於調整NCO輸出信號的頻率和相位,使其最終滿足△φ=0或在一個很小的范圍內,即相干解調的本地載波同步問題.鎖相環在工作時可能鎖定在任何一個穩定平衡點上.這意味著恢復出的相干載波可能與所需要的理想本地載波同相,也可能反相.由於本地參考載波有0,π模糊度,因而解調得到的數字信號可能極性完全相反,從而1和0倒置.這對於數字傳輸來說當然是不能允許的.克服相位模糊度最常用且最有效的方法是在調制器輸入的數字基帶信號中採用差分編碼.
3改進平方環的工作原理
改進的平方環載波恢復電路,如圖3所示.利用DDS產生的NCO數控振盪器能夠輸出完全正交的正餘弦信號,並考慮到三角函數之間的關系sin(2ωct+2△φ)=2sin(ωct+△φ)cos(ωct+△φ),因此這里將NCO的頻率鎖定在載波頻率ωc上,然後將NCO兩路正餘弦輸出通過一個乘法器再增益2倍,並且在FPGA實現時,只需要進行簡單的移位就能完成乘除法的運算,輸出就為傳統平方環的NCO輸出,由於數控振盪器將頻率鎖定在ωc上,所以它的正弦輸出即為提取的載波,省去了二分頻電路.由於傳統的二分頻電路均採用數字分頻電路,不能保持原有的正弦波形,因此還需要附加濾波器等電路.相比改進的電路要復雜得多,並且在實現上也不如改進之後的容易.
4環路部件
4.1 鑒相器
在鎖相環中,鑒相器(又稱為相位檢測器)是一個相位比較裝置.它是將輸入信號與數控振盪器的輸出信號的瞬時相位進行比較,產生一個輸出電壓.這個電壓的大小,直接反映兩個信號相位差的大小；這個電壓的極性,反映輸入信號超前或滯後於數控振盪器輸出信號的相對相位關系.由此可見,鑒相器在環路中是用來完成相位差與電壓變換的,其輸出誤差電壓是瞬時相位誤差的函數.
4.2環路濾波器
環路濾波器用於衰減由於輸入信號雜訊引起的快速變化的相位誤差和平滑相位檢測器泄露的高頻分量即濾波,以便在其輸出端對原始信號進行精確的估計,環路濾波的階數和雜訊帶寬決定了環路濾波器對信號的動態響應.文獻[5]對幾種常用的環路濾波器性能進行了詳細的分析.由於一階環路濾波器會產生穩態相差,從而降低系統誤碼性能；三階環路濾波器實際實現難度較大；二階環路濾波器在直流增益為無窮大,而頻偏為常數的情況下,仍然能夠實現穩態,實現難度適宜,即採用二階環路濾波器,其結構框圖如圖4所示.
式中：ξ為環路阻尼系數,通常取0.707；ωn為阻尼振盪頻率；Ts為頻率控制字更新周期；Kd為環路增益.詳細的推導見參考文獻[6].因此環路濾波器參數的設計關鍵在於ωn,Kd.通常設計時用濾波器的雜訊帶寬Bn來取代ωn,即：.鎖相環路的各種性能對叫ωn,ξ的要求存在著矛盾和統一,增大叫ωn,ξ,可以增大捕獲帶,減小捕獲時間,加強對NCO雜訊的濾除,減小穩態相關,增大同步帶,增大同步掃描頻率；減小ωn,ξ,可以加強對輸入雜訊的濾除,延長平均跳周時間.增強一方性能,則會降低另一方性能,因此合理設計環路濾波器的參數能夠優化系統的性能.
4.3數控振盪器
NCO在環路中的作用就是產生理想的頻率可變的正弦和餘弦,確切地說是產生一個頻率實時可變的正弦樣本.正弦樣本可以用實時計算的方法產生,但在高速采樣頻率中,NCO產生正弦和餘弦的最有效辦法就是查找表法,即事先根據NCO正餘弦相位計算好相應的正餘弦值,並以相應的相位角度作為波形存儲器(ROM)的取樣地址來存儲對應相位的正餘弦值.NCO的相位,可通過固定的頻率控制字(載波頻率)與環路濾波器的輸出累加和相加得到,即可把存儲在波形存儲期內的波形抽樣值(二進制編碼)經查找表查出,完成相位到幅值轉換.NCO內部ROM正餘弦表的大小影響輸出波形的精度,越大的ROM正餘弦表,得到的波形輸出越理想,但同時增加了硬體資源.考慮到正弦信號的對稱性,只存儲1／4的周期,即0～π／2的波形,通過對輸入到波形ROM的地址及其輸出數據的關系,可按照一定演算法予以實現.
5模擬與分析
利用Simulink對改進的平方鎖相環進行了模擬.由於用FPGA實現時,可直接定義DDS為兩路正交的輸出,而在Simulink模型中,數控振盪器的輸出僅為一端輸出.在此為了簡單起見,搭建鎖相環模型時用到了兩個數控振盪器,為得到正交的輸出只需要將兩個數控振盪器的相位差定為π／2即可.這樣做不僅大大地簡化了搭建模型的時間,而且對模擬本身沒有任何影響,模擬核心部分如圖5所示.模擬條件：初始相差為π／3；初始頻偏為5 kHz；調制方式為BPSK；碼元速率為2 Mb／s；載波頻率為4 MHz.
模擬模型如圖6所示.其中,Bernoulli BinaryGenerator和sine Wave模塊分別產生伯努利分布的隨機二進制數序列和載波信號,將隨機二進制數序列通過簡單的變換模塊,生成雙極性不歸零碼,再一起送人Proct模塊完成BPSK調制.因為該模擬主要是驗證演算法的可行性,所以假設是在理想的信道下傳輸的.在接收解調端,使用乘法器Proct1完成平方功能,也可將該乘法器用絕對值模塊等非線性器件模塊代替.Proct2作為鎖相環的鑒相器,並且該鎖相環路為二階環.為了驗證該演算法的可行性,設置NCO的中心頻率與發送載波頻率之間有一定誤差,控制靈敏度也可通過模擬實驗確定.為了更好地比較模擬結果,SineWavel模塊的頻率與NCO設置的中心頻率一致,並將輸出一起送進示波器進行觀察分析.
示波器Scope2對比顯示了雙極性不歸零碼與相干載波乘積的輸出和未經過鎖相環路乘積的輸出.圖7給出了乘以載波之後的信號波形(示波器的橫坐標表示時間軸,物理符號是t,單位為s,物理量為2μs；縱坐標表示信號的強度).為了更加清晰地觀察圖形,圖7波形是低通和抽樣判決器之前的波形.從圖中對比不難看出,改進的鎖相環路能夠很好地將信號解調出來,從而達到了預想的效果,並通過模擬得知其仍然能夠應用於相關的領域(如調制解調),然而對於有相位差和頻偏的載波已經不能解調出原始的信號了.模擬中,如果減小NCO的靈敏度,可觀察到鎖相環失鎖.示波器Scope對比顯示了原始雙極性不歸零碼和解調判決的輸出,如圖8所示(示波器的橫坐標表示時間軸,物理符號是t,單位為s,物理量為5μs；縱坐標表示信號的強度).解調輸出的序列比原始序列稍有延遲,但是不難發現,改進的平方環載波恢復電路能夠准確地解調調制後的信號,延遲是由於解調模塊中的低通濾波和抽樣判決引起的.
6 結 語
講述了平方鎖相環的工作原理,並著重討論了設計思想和過程.在通信飛速發展的今天,進一步簡化了鎖相環路,該想法為以後的發展提供了很大的參考價值與創新理念,使得平方環不僅僅局限於應用到輸入信號載波頻率較低的環境中,在較高的條件下也能夠用它來實現,而且平方鎖相環的結構較科斯塔斯環要簡單.
【看參考網站 有圖解】

『叄』 在數字鎖相環路中，鑒相演算法用反正切鑒相時，鑒相增益怎麼算

鑒相增益為1；鑒相靈敏度=2*pi*f*T/(2^N).f是NCO的工作頻率，T是調整周期(單位：秒)。

『肆』 三項鎖相環都有哪些演算法

摘要 分析了三相鎖相環的基本原理、特性及各種輸入情況下鎖相環的輸出性能。通過理論推導～在三相輸入信號存在直流偏移、不對稱、諧波等干擾情況下～分析了三相鎖相環的檢測相 位誤差～得出諧波的含量。並通過模擬研究～驗證了三相輸入信號存在直流偏移、不對稱、諧波 等干擾情況下～模擬結果與理論推導一致。並對相位突變和頻率突變的情況進行了模擬研究～說 明在相位和頻率發生變動時三相鎖相環仍能有效地鎖定相位～能夠滿足系統變頻的要求

『伍』 阿波羅登月用到了哪些控制、估計等演算法

在計算機科學領域，進化計算（Evolutionary Computation）是人工智慧（Artificial Intelligence），進一步說是智能計算（Computational Intelligence）中涉及到組合優化問題的一個子域。其演算法是受生物進化過程中「優勝劣汰」的自然選擇機制和遺傳信息的傳遞規律的影響，通過程序迭代模擬這一過程，把要解決的問題看作環境，在一些可能的解組成的種群中，通過自然演化尋求最優解。進化演算法正是借用以上生物進化的規律，通過繁殖、競爭、再繁殖、再競爭，實現優勝劣汰，一步步逼近復雜工程技術問題的最優解。進化計算的主要分支有：遺傳演算法GA，遺傳編程GP、進化策略ES、進化編程EP。