GSR演算法

❶ fpga實現160晶元怎麼配置管腳

（1）初始化
系統上電後，如果FPGA滿足以下條件：Bank2的I／O輸出驅動電壓Vcc0_2大於lv；器件內部的供電電壓Vccint為2．5v，器件便會自動進行初始化。在系統上電的情況下，通過對PROG引腳置低電子，便可以對FPGA進行重新配置。初始化過程完成後，DONE信號將會變低。
（2）清空配置存儲器
在完成初始化過程後，器件會將INIT信號置低電平，同時開始清空配置存儲器。在清空完配置存儲器後，INIT信號將會重新被置為高電平。用戶可以通過將PROG或INIT信號(1NIT為雙向信號)置為低電平，從而達到延長清空配置存儲器的時間，以確保存儲器被清空的目的。
（3）載入配置數據
配置存儲器的清空完成後，器件對配置模式腳M2、N1、M0進行采樣，以確定用何種方式來載入配置數據。
（4）CRC錯誤檢查
器件在載入配置數據的同時，會根據一定的演算法產生一個CRC值，這個值將會和配置文件中內置的CRC值進行比較，如果兩者不一致，則說明載入發生錯誤，INIT引腳將會被置低電平，載入過程被中斷。此時若要進行重新配置，只需將​​PROG置為低電平即可。
（5）START-UP
在START-UP階段中，FPGA會進行一下操作：
①將DONE信號置高電平，若DONE信號沒有置高，則說明數據載入過程失敗；
②在配置過程中，器件的所有I／O引腳均為三態，此時，全局三態信號GTS置低電平，這些I／O腳將會從三態切換到用戶設置的狀態；
③全局復位信號GSR置低電平，所有觸發器進入工作狀態；
④全局寫允許信號GWE置低電平，所有內部RAM有效；
整個過程共有8個時鍾周期C0-C7。在默認的情況下，這些操作都和配置時鍾CCLK同步，在DONE信號置高電子之前，GTS，GSR，GWE都保持高電平。