使用jtag下載是引腳怎麼配置

㈠ FPGA下載配置問題 我拿到的電路圖上有AS（與EPCS1相連）和JTAG兩種下載配置方式；

無論as還是jtag都是通過jtag標准通訊，
as下載一般是下載pof到prom（flash）里，重新上電仍然可以載入
jtag下載是通過jtag口將sof文件直接下載到fpga內，一般是臨時調試用的，掉電就丟失了

㈡ stm32F407VG JTAG引腳怎麼樣設為普通IO

在stm32f4中不是這樣的，STM32F4庫函數中，已經取消了GPIO_PinRemapConfig()函數，對於復用功能，使用GPIO_PinAFConfig()函數了！
但是在GPIO_PinAFConfig()函數已經沒有禁止JTAG/SW等選項了，而是復用到AF0~AF15線上，其中AF0是系統功能，STM32F4復位後JTAG對應的管腳的對應的功能就是AF0，（GPIO_AF_MCO=0） 所以這句可以不用：GPIO_PinAFConfig( , ,GPIO_AF_MCO);
直接配置GPIOx_MODER為輸出，或輸入模式即可，但是注意：STM32F4復位後JTAG對應的管腳的GPIOx_MODER值是0x02,即 復用功能！
所以直接配置GPIOx_MODER為所需的模式就可以了！

所以f4中，我們使用不用的jtag腳只需像平常使用其他io一樣配置就好了

㈢ AVR單片機JTAG引腳怎樣作普通引腳使用

燒錄單片機是，你關閉JTAG的熔絲位就行了。JTAG的熔絲位設置出廠時是默認為打開的。你如果要把JTAG的引腳當成普通的I/O口使用，在燒錄晶元時把JTAG這一項不要打鉤就行了。

㈣ 單片機中什麼是JTAG下載

JTAG是一種國際標准測試協議（IEEE 1149.1兼容），主要用於晶元內部測試。現在多數的高級器件都支持JTAG協議,如DSP、FPGA器件等。標準的JTAG介面是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時鍾、數據輸入和數據輸出線。 相關JTAG引腳的定義為：TCK為測試時鍾輸入；TDI為測試數據輸入，數據通過TDI引腳輸入JTAG介面；TDO為測試數據輸出，數據通過TDO引腳從JTAG介面輸出；TMS為測試模式選擇，TMS用來設置JTAG介面處於某種特定的測試模式；TRST為測試復位，輸入引腳，低電平有效。

㈤ stm32中jtag引腳如何與晶元相連

JTAG編程方式是在線編程，傳統生產流程中先對晶元進行預編程然後再裝到板上，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG介面可對DSP晶元內部的所有部件進行編程。

含有JTAG口的晶元種類較多，如CPU、DSP、CPLD等。

JTAG內部有一個狀態機，TAP控制器。TAP控制器的狀態機通過TCK和TMS進行狀態的改變，實現數據和指令的輸入。

JTAG標準定義了一個串列的移位寄存器。寄存器的每一個單元分配給IC晶元的相應引腳，每一個獨立的單元稱為BSC（Boundary-Scan Cell）邊界掃描單元。這個串聯的BSC在IC內部構成JTAG迴路，所有的BSR（Boundary-Scan Register）邊界掃描寄存器通過JTAG測試激活，平時這些引腳保持正常的IC功能。

(5)使用jtag下載是引腳怎麼配置擴展閱讀

通過TCK、TMS的設置，可將JTAG設置為接收指令或數據狀態。JTAG常用指令如下：

1、SAMPLE/PRELOAD——用此指令采樣BSC內容或將數據寫入BSC單元；

2、EXTEST——當執行此指令時，BSC的內容通過引腳送到其連接的相應晶元的引腳，我們就是通過這種指令實現在線寫Flash的；

3、BYPASS——此指令將一個一位寄存器置於BSC的移位迴路中，即僅有一個一位寄存器處於TDI和TDO之間。

在PCB電路設計好後，即可用程序先將對JTAG的控制指令，通過TDI送入JTAG控制器的指令寄存器中。再通過TDI將要寫的Flash的地址、數據及控制線信號寫入BSR中，並將數據鎖存到BSC中，用EXTEST指令通過BSC將寫入Flash。

㈥ xilinx JTAG下載配置

自己做板子建議將M0，M1，M2做成跳線設置，方便調試。注意加上下拉電阻。
相關配置模式只要按照配置手冊中的電路圖連接好就可以。
xilinx的FPGA開發板的原理圖，PCB，BOM都是開放的，你可以在官網上下載相關的文件進一步研究。

㈦ 請問pic單片機的引腳怎樣和jtag連接呢謝謝啊！！

據我所知，PIC單片機一般是不具備JTAG口的，所以不支持JTAG下載，它所用的下載工具是Microchip（美國微芯公司）專用的MPLaB ICD模擬器,或者廉價的開發工具：PICKIT2，你最好提供具體型號過來，否則無法給你核實具體情況。希望對你有所幫助。

㈧ 主板jtag定義，該怎麼接線

JTAG有10pin的、14pin的和20pin的，盡管引腳數和引腳的排列順序不同，但是其中有一些引腳是一樣的，各個引腳的定義如下。

一、引腳定義

Test Clock Input (TCK) -----強制要求1

TCK在IEEE1149.1標准里是強制要求的。TCK為TAP的操作提供了一個獨立的、基本的時鍾信號，TAP的所有操作都是通過這個時鍾信號來驅動的。

Test Mode Selection Input (TMS) -----強制要求2

TMS信號在TCK的上升沿有效。TMS在IEEE1149.1標准里是強制要求的。TMS信號用來控制TAP狀態機的轉換。通過TMS信號，可以控制TAP在不同的狀態間相互轉換。

Test Data Input (TDI) -----強制要求3

TDI在IEEE1149.1標准里是強制要求的。TDI是數據輸入的介面。所有要輸入到特定寄存器的數據都是通過TDI介面一位一位串列輸入的（由TCK驅動）。

Test Data Output (TDO) -----強制要求4

TDO在IEEE1149.1標准里是強制要求的。TDO是數據輸出的介面。所有要從特定的寄存器中輸出的數據都是通過TDO介面一位一位串列輸出的（由TCK驅動）。

Test Reset Input (TRST) ----可選項1

這個信號介面在IEEE 1149.1標准里是可選的，並不是強制要求的。TRST可以用來對TAPController進行復位（初始化）。因為通過TMS也可以對TAP Controll進行復位（初始化）。所以有四線JTAG與五線JTAG之分。

(VTREF) -----強制要求5

介面信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG介面使用的邏輯電平（比如3.3V還是5.0V?）

Return Test Clock ( RTCK) ----可選項2

可選項，由目標端反饋給模擬器的時鍾信號,用來同步TCK信號的產生,不使用時直接接地。

System Reset ( nSRST)----可選項3

可選項,與目標板上的系統復位信號相連,可以直接對目標系統復位。同時可以檢測目標系統的復位情況，為了防止誤觸發應在目標端加上適當的上拉電阻。

USER IN

用戶自定義輸入。可以接到一個IO上，用來接受上位機的控制。

USER OUT

用戶自定義輸出。可以接到一個IO上，用來向上位機的反饋一個狀態

由於JTAG經常使用排線連接，為了增強抗干擾能力，在每條信號線間加上地線就出現了這種20針的介面。但事實上，RTCK、USER IN、USER OUT一般都不使用，於是還有一種14針的介面。對於實際開發應用來說，由於實驗室電源穩定，電磁環境較好，干擾不大。

二、20、14、10pin JTAG的引腳名稱與序號對應關系

值得注意的是，不同的IC公司會自己定義自家產品專屬的Jtag頭，來下載或調試程序。嵌入式系統中常用的20、14、10pin JTAG的信號排列如下：

需要說明的是，上述Jtag頭的管腳名稱是對IC而言的。例如TDI腳，表示該腳應該與IC上的TDI腳相連，而不是表示數據從該腳進入download cable。

實際上10針的只需要接4根線，4號是自連迴路，不需要接，1，2接的都是1管腳，而8，10接的是GND，也可以不接。