存儲讀寫延時

『壹』 BIOS中 調內存延時的 DRAM tWR 是什麼意思 下面的勞駕也解釋一下吧

說白了就是為了讓數據通過這條通道的速度更快。。

參考資料：
內存時序
一種參數，一般存儲在內存條的SPD上。2-2-2-8 4個數字的含義依次為：CAS Latency（簡稱CL值）內存CAS延遲時間，他是內存的重要參數之一，某些牌子的內存會把CL值印在內存條的標簽上。RAS－to－CAS Delay（tRCD），內存行地址傳輸到列地址的延遲時間。Row－precharge Delay（tRP），內存行地址選通脈沖預充電時間。Row－active Delay（tRAS），內存行地址選通延遲。這是玩家最關注的4項時序調節，在大部分主板的BIOS中可以設定，內存模組廠商也有計劃的推出了低於JEDEC認證標準的低延遲型超頻內存模組，在同樣頻率設定下，最低「2-2-2-5」這種序列時序的內存模組確實能夠帶來比「3-4-4-8」更高的內存性能，幅度在3至5個百分點。
在一些技術文章里介紹內存設置時序參數時，一般數字「A-B-C-D」分別對應的參數是「CL-tRCD-tRP-tRAS」，現在你該明白「2-3-3-6」是什麼意思了吧？！^_^下面就這幾個參數及BIOS設置中影響內存性能的其它參數逐一給大家作一介紹：
一、內存延遲時序「CL-tRCD-tRP-tRAS」的設置
首先，需要在BIOS中打開手動設置，在BIOS設置中找到「DRAM Timing Selectable」，BIOS設置中可能出現的其他描述有：Automatic Configuration、DRAM Auto、Timing Selectable、Timing Configuring By SPD等，將其值設為「Menual」（視BIOS的不同可能的選項有：On/Off或Enable/Disable），如果要調整內存時序，應該先打開手動設置，之後會自動出現詳細的時序參數列表：
Command Per Clock(CPC)
可選的設置：Auto，Enable(1T)，Disable(2T)。
Command Per Clock(CPC：指令比率，也有翻譯為：首命令延遲)，一般還被描述為DRAM Command Rate、CMD Rate等。由於目前的DDR內存的定址，先要進行P-Bank的選擇（通過DIMM上CS片選信號進行），然後才是L-Bank/行激活與列地址的選擇。這個參數的含義就是指在P-Bank選擇完之後多少時間可以發出具體的定址的L-Bank/行激活命令，單位是時鍾周期。
顯然，也是越短越好。但當隨著主板上內存模組的增多，控制晶元組的負載也隨之增加，過短的命令間隔可能會影響穩定性。因此當你的內存插得很多而出現不太穩定的時間，才需要將此參數調長。目前的大部分主板都會自動設置這個參數。
該參數的默認值為Disable(2T)，如果玩家的內存質量很好，則可以將其設置為Enable(1T)。
CAS Latency Control(tCL)
可選的設置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。
一般我們在查閱內存的時序參數時，如「3-4-4-8」這一類的數字序列，上述數字序列分別對應的參數是「CL-tRCD-tRP-tRAS」。這個3就是第1個參數，即CL參數。
CAS Latency Control(也被描述為tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是「內存讀寫操作前列地址控制器的潛伏時間」。CAS控制從接受一個指令到執行指令之間的時間。因為CAS主要控制十六進制的地址，或者說是內存矩陣中的列地址，所以它是最為重要的參數，在穩定的前提下應該盡可能設低。
內存是根據行和列定址的，當請求觸發後，最初是tRAS（Activeto Precharge Delay），預充電後，內存才真正開始初始化RAS。一旦tRAS激活後，RAS（Row Address Strobe ）開始進行需要數據的定址。首先是行地址，然後初始化tRCD，周期結束，接著通過CAS訪問所需數據的精確十六進制地址。期間從CAS開始到CAS結束就是CAS延遲。所以CAS是找到數據的最後一個步驟，也是內存參數中最重要的。
這個參數控制內存接收到一條數據讀取指令後要等待多少個時鍾周期才實際執行該指令。同時該參數也決定了在一次內存突發傳送過程中完成第一部分傳送所需要的時鍾周期數。這個參數越小，則內存的速度越快。必須注意部分內存不能運行在較低的延遲，可能會丟失數據，因此在提醒大家把CAS延遲設為2或2.5的同時，如果不穩定就只有進一步提高它了。而且提高延遲能使內存運行在更高的頻率，所以需要對內存超頻時，應該試著提高CAS延遲。
該參數對內存性能的影響最大，在保證系統穩定性的前提下，CAS值越低，則會導致更快的內存讀寫操作。CL值為2為會獲得最佳的性能，而CL值為3可以提高系統的穩定性。注意，WinbondBH-5/6晶元可能無法設為3。
RAS# to CAS# Delay(tRCD)
可選的設置：Auto，0，1，2，3，4，5，6，7。
該值就是「3-4-4-8」內存時序參數中的第2個參數，即第1個4。RAS# to CAS# Delay(也被描述為：tRCD、RAS to CAS Delay、Active to CMD)，表示"行定址到列定址延遲時間"，數值越小，性能越好。對內存進行讀、寫或刷新操作時，需要在這兩種脈沖信號之間插入延遲時鍾周期。在JEDEC規范中，它是排在第二的參數，降低此延時，可以提高系統性能。建議該值設置為3或2，但如果該值設置太低，同樣會導致系統不穩定。該值為4時，系統將處於最穩定的狀態，而該值為5，則太保守。
如果你的內存的超頻性能不佳，則可將此值設為內存的默認值或嘗試提高tRCD值。
Min RAS# Active Timing(tRAS)
可選的設置：Auto，00，01，02，03，04，05，06，07，08，09，10，11，12，13，14，15。
該值就是該值就是「3-4-4-8」內存時序參數中的最後一個參數，即8。Min RAS# Active Time (也被描述為：tRAS、Active to Precharge Delay、Row Active Time、Precharge Wait State、Row Active Delay、Row Precharge Delay、RAS Active Time)，表示「內存行有效至預充電的最短周期」，調整這個參數需要結合具體情況而定，一般我們最好設在5－10之間。這個參數要根據實際情況而定，並不是說越大或越小就越好。
如果tRAS的周期太長，系統會因為無謂的等待而降低性能。降低tRAS周期，則會導致已被激活的行地址會更早的進入非激活狀態。如果tRAS的周期太短，則可能因缺乏足夠的時間而無法完成數據的突發傳輸，這樣會引發丟失數據或損壞數據。該值一般設定為CAS latency + tRCD + 2個時鍾周期。如果你的CAS latency的值為2，tRCD的值為3，則最佳的tRAS值應該設置為7個時鍾周期。為提高系統性能，應盡可能降低tRAS的值，但如果發生內存錯誤或系統死機，則應該增大tRAS的值。
如果使用DFI的主板，則tRAS值建議使用00，或者5-10之間的值。
Row Precharge Timing(tRP)
可選的設置：Auto，0，1，2，3，4，5，6，7。
該值就是「3-4-4-8」內存時序參數中的第3個參數，即第2個4。Row Precharge Timing (也被描述為：tRP、RAS Precharge、Precharge to active)，表示"內存行地址控制器預充電時間"，預充電參數越小則內存讀寫速度就越快。
tRP用來設定在另一行能被激活之前，RAS需要的充電時間。tRP參數設置太長會導致所有的行激活延遲過長，設為2可以減少預充電時間，從而更快地激活下一行。然而，想要把tRP設為2對大多數內存都是個很高的要求，可能會造成行激活之前的數據丟失，內存控制器不能順利地完成讀寫操作。對於桌面計算機來說，推薦預充電參數的值設定為2個時鍾周期，這是最佳的設置。如果比此值低，則會因為每次激活相鄰緊接著的bank將需要1個時鍾周期，這將影響DDR內存的讀寫性能，從而降低性能。只有在tRP值為2而出現系統不穩定的情況下，將此值設定為3個時鍾周期。
如果使用DFI的主板，則tRP值建議2-5之間的值。值為2將獲取最高的性能，該值為4將在超頻時獲取最佳的穩定性，同樣的而該值為5，則太保守。大部分內存都無法使用2的值，需要超頻才可以達到該參數。
Row Cycle Time(tRC)
可選的設置：Auto，7-22，步幅值1。
Row Cycle Time(tRC、RC)，表示「SDRAM行周期時間」，它是包括行單元預充電到激活在內的整個過程所需要的最小的時鍾周期數。
其計算公式是：row cycle time (tRC) = minimum row active time(tRAS) + row precharge time(tRP)。因此，設置該參數之前，你應該明白你的tRAS值和tRP值是多少。如果tRC的時間過長，會因在完成整個時鍾周期後激活新的地址而等待無謂的延時，而降低性能。然後一旦該值設置過小，在被激活的行單元被充分充電之前，新的周期就可以被初始化。
在這種情況下，仍會導致數據丟失和損壞。因此，最好根據tRC = tRAS + tRP進行設置，如果你的內存模塊的tRAS值是7個時鍾周期，而tRP的值為4個時鍾周期，則理想的tRC的值應當設置為11個時鍾周期。
Row Refresh Cycle Time(tRFC)
可選的設置：Auto，9-24，步幅值1。
Row Refresh Cycle Time(tRFC、RFC)，表示「SDRAM行刷新周期時間」，它是行單元刷新所需要的時鍾周期數。該值也表示向相同的bank中的另一個行單元兩次發送刷新指令(即：REF指令)之間的時間間隔。tRFC值越小越好，它比tRC的值要稍高一些。
如果使用DFI的主板，通常tRFC的值不能達到9，而10為最佳設置，17-19是內存超頻建議值。建議從17開始依次遞減來測試該值。大多數穩定值為tRC加上2-4個時鍾周期。
Row to Row Delay(RAS to RAS delay)(tRRD)
可選的設置：Auto， 0-7，每級以1的步幅遞增。
Row to Row Delay，也被稱為RAS to RAS delay (tRRD)，表示"行單元到行單元的延時"。該值也表示向相同的bank中的同一個行單元兩次發送激活指令(即：REF指令)之間的時間間隔。tRRD值越小越好。
延遲越低，表示下一個bank能更快地被激活，進行讀寫操作。然而，由於需要一定量的數據，太短的延遲會引起連續數據膨脹。於桌面計算機來說，推薦tRRD值設定為2個時鍾周期，這是最佳的設置，此時的數據膨脹可以忽視。如果比此值低，則會因為每次激活相鄰緊接著的bank將需要1個時鍾周期，這將影響DDR內存的讀寫性能，從而降低性能。只有在tRRD值為2而出現系統不穩定的情況下，將此值設定為3個時鍾周期。
如果使用DFI的主板，則tRRD值為00是最佳性能參數，4超頻內存時能達到最高的頻率。通常2是最合適的值，00看上去很奇怪，但有人也能穩定運行在00-260MHz。
Write Recovery Time(tWR)
可選的設置：Auto，2，3。
Write Recovery Time (tWD)，表示「寫恢復延時」。該值說明在一個激活的bank中完成有效的寫操作及預充電前，必須等待多少個時鍾周期。這段必須的時鍾周期用來確保在預充電發生前，寫緩沖中的數據可以被寫進內存單元中。同樣的，過低的tWD雖然提高了系統性能，但可能導致數據還未被正確寫入到內存單元中，就發生了預充電操作，會導致數據的丟失及損壞。
如果你使用的是DDR200和266的內存，建議將tWR值設為2；如果使用DDR333或DDR400，則將tWD值設為3。如果使用DFI的主板，則tWR值建議為2。
Write to Read Delay(tWTR)
可選的設置：Auto，1，2。
Write to Read Delay (tWTR)，表示「讀到寫延時」。三星公司稱其為「TCDLR (last data in to read command)」，即最後的數據進入讀指令。它設定向DDR內存模塊中的同一個單元中，在最後一次有效的寫操作和下一次讀操作之間必須等待的時鍾周期。
tWTR值為2在高時鍾頻率的情況下，降低了讀性能，但提高了系統穩定性。這種情況下，也使得內存晶元運行於高速度下。換句話說，增加tWTR值，可以讓內容模塊運行於比其默認速度更快的速度下。如果使用DDR266或DDR333，則將tWTR值設為1；如果使用DDR400，則也可試著將tWTR的值設為1，如果系統不穩定，則改為2。
Refresh Period(tREF)
可選的設置：Auto， 0032-4708，其步進值非固定。
Refresh Period (tREF)，表示「刷新周期」。它指內存模塊的刷新周期。
先請看不同的參數在相同的內存下所對應的刷新周期(單位：微秒，即：一百萬分之一秒)。?號在這里表示該刷新周期尚無對應的准確數據。
1552= 100mhz(?.??s)
2064= 133mhz(?.??s)
2592= 166mhz(?.??s)
3120= 200mhz(?.??s)
---------------------
3632= 100mhz(?.??s)
4128= 133mhz(?.??s)
4672= 166mhz(?.??s)
0064= 200mhz(?.??s)
---------------------
0776= 100mhz(?.??s)
1032= 133mhz(?.??s)
1296= 166mhz(?.??s)
1560= 200mhz(?.??s)
---------------------
1816= 100mhz(?.??s)
2064= 133mhz(?.??s)
2336= 166mhz(?.??s)
0032= 200mhz(?.??s)
---------------------
0388= 100mhz(15.6us)
0516= 133mhz(15.6us)
0648= 166mhz(15.6us)
0780= 200mhz(15.6us)
---------------------
0908= 100mhz(7.8us)
1032= 133mhz(7.8us)
1168= 166mhz(7.8us)
0016= 200mhz(7.8us)
---------------------
1536= 100mhz(3.9us)
2048= 133mhz(3.9us)
2560= 166mhz(3.9us)
3072= 200mhz(3.9us)
---------------------
3684= 100mhz(1.95us)
4196= 133mhz(1.95us)
4708= 166mhz(1.95us)
0128= 200mhz(1.95us)
如果採用Auto選項，主板BIOS將會查詢內存上的一個很小的、名為「SPD」(Serial Presence Detect )的晶元。SPD存儲了內存條的各種相關工作參數等信息，系統會自動根據SPD中的數據中最保守的設置來確定內存的運行參數。如過要追求最優的性能，則需手動設置刷新周期的參數。一般說來，15.6us適用於基於128兆位內存晶元的內存（即單顆容量為16MB的內存），而7.8us適用於基於256兆位內存晶元的內存（即單顆容量為32MB的內存）。注意，如果tREF刷新周期設置不當，將會導致內存單元丟失其數據。
另外根據其他的資料顯示，內存存儲每一個bit，都需要定期的刷新來充電。不及時充電會導致數據的丟失。DRAM實際上就是電容器，最小的存儲單位是bit。陣列中的每個bit都能被隨機地訪問。但如果不充電，數據只能保存很短的時間。因此我們必須每隔15.6us就刷新一行。每次刷新時數據就被重寫一次。正是這個原因DRAM也被稱為非永久性存儲器。一般通過同步的RAS-only的刷新方法（行刷新），每行每行的依次刷新。早期的EDO內存每刷新一行耗費15.6us的時間。因此一個2Kb的內存每列的刷新時間為15.6?s x2048行=32ms。
如果使用DFI的主板，tREF和tRAS一樣，不是一個精確的數值。通常15.6us和3.9us都能穩定運行，1.95us會降低內存帶寬。很多玩家發現，如果內存質量優良，當tREF刷新周期設置為3120=200mhz(?.??s)時，會得到最佳的性能／穩定性比。
Write CAS# Latency(tWCL)
可選的設置：Auto，1-8
Write CAS Latency (tWCL)，表示「寫指令到行地址控制器延時」。SDRAM內存是隨機訪問的，這意味著內存控制器可以把數據寫入任意的物理地址，大多數情況下，數據通常寫入距離當前列地址最近的頁面。tWCL表示寫入的延遲，除了DDRII，一般可以設為1T，這個參數和大家熟悉的tCL（CAS-Latency）是相對的，tCL表示讀的延遲。
DRAM Bank Interleave
可選的設置：Enable， Disable
DRAM Bank Interleave，表示「DRAM Bank交錯」。這個設置用來控制是否啟用內存交錯式(interleave)模式。Interleave模式允許內存bank改變刷新和訪問周期。一個bank在刷新的同時另一個bank可能正在訪問。最近的實驗表明，由於所有的內存bank的刷新周期都是交叉排列的，這樣會產生一種流水線效應。
雖然interleave模式只有在不同bank提出連續的的定址請求時才會起作用，如果處於同一bank，數據處理時和不開啟interleave一樣。CPU必須等待第一個數據處理結束和內存bank的刷新，這樣才能發送另一個地址。目前所有的內存都支持interleave模式，在可能的情況下我們建議打開此項功能。
對於DFI主板來說，任何情況下該設置都應該是Enable，可以增大內存的帶寬。Disable對將減少內存的帶寬，但使系統更加穩定。
DQS Skew Control
可選的設置：Auto，Increase Skew，Decrease Skew
DQS Skew Control，表示「DQS時間差控制」。穩定的電壓可以使內存達到更高的頻率，電壓浮動會引起較大的時間差（skew），加強控制力可以減少skew，但相應的DQS（數據控制信號）上升和下降的邊緣會出現電壓過高或過低。一個額外的問題是高頻信號會引起追蹤延遲。DDR內存的解決方法是通過簡單數據選通脈沖來增加時鍾推進。
DDRII引進了更先進的技術：雙向的微分I/O緩存器來組成DQS。微分表示用一個簡單脈沖信號和一個參考點來測量信號，而並非信號之間相互比較。理論上提升和下降信號應該是完全對成的，但事實並非如此。時鍾和數據的失諧就產生了DQ-DQS skew。
如下圖所示。
對於DFI主板來說，建議設置為Increase Skew可以提升性能，而Decrease Skew在犧牲一定性能的情況下，可以增加穩定性。
DQS Skew Value
可選的設置：Auto，0-255，步進值為1。
當我們開啟了DQS skew control後，該選項用來設定增加或減少的數值。這個參數對系統的影響並不很敏感。 對於DFI主板來說，開啟"Increase Skew"選項後，可以將該值設為50-255之間的值。值越大，表示速度越快。
DRAM Drive Strength
可選的設置：Auto，1-8，步進值為1。
DRAM Drive Strength（也被稱為：driving strength），表示「DRAM驅動強度」。這個參數用來控制內存數據匯流排的信號強度，數值越高代表信號強度越高，增加信號強度可以提高超頻的穩定性。但是並非信號強度高就一定好，三星的TCCD內存晶元在低強度信號下性能更佳。
如果設為Auto，系統通常會設定為一個較低的值。對使用TCCD的晶元而言，表現會好一些。但是其他的內存晶元就並非如此了，根據在DFI NF4主板上調試和測試的結果，1、3、5 、7都是性能較弱的參數，其中1是最弱的。2、4、6、8是正常的設置，8提供了最強的信號強度。TCCD建議參數為3、5或7，其他晶元的內存建議設為6或8。
DFI用戶建議設置：TCCD建議參數為3、5、7，其他晶元的內存建議設為6或8。
DRAM Data Drive Strength
可選的設置：Auto，1-4，步進值為1。
DRAM Data Drive Strength表示「DRAM數據驅動強度」。這個參數決定內存數據匯流排的信號強度，數值越高代表信號強度越高。它主要用於處理高負荷的內存讀取時，增加DRAM的駕馭能力。因此，如果你的系統內存的讀取負荷很高，則應將該值設置為高(Hi/High)。它有助於對內存數據匯流排超頻。但如果你並沒有超頻，提升內存數據線的信號強度，可以提高超頻後速度的穩定性。此外，提升內存數據匯流排的信號強度並不能增強SDRAM DIMM的性能。因此，除非你內存有很高的讀取負荷或試圖超頻DIMM，建議設置DRAM Data Drive Strength的值為低(Lo/Low)。
要處理大負荷的數據流時，需要提高內存的駕馭能力，你可以設為Hi或者High。超頻時，調高此項參數可以提高穩定性。此外，這個參數對內存性能幾乎沒什麼影響。所以，除非超頻，一般用戶建議設為Lo/Low。
DFI用戶建議設置：普通用戶建議使用level 1或3，如果開啟了CPC，可能任何高於1的參數都會不穩定。部分用戶開啟CPC後能運行在3。更多的人關閉CPC後2-4都能夠穩定運行。當然最理想的參數是開啟CPC後設為level4。
Strength Max Async Latency
可選的設置：Auto，0-15，步進值為1。
Strength Max Async Latency目前還沒能找到任何關於此項參數的說明，不知道其功能。感覺網友的經驗，在進行Everest的LatencyTest時，可以看出一些差別。在我的BH-6上，參數從8ns到7ns在Latency Test的測試結果中有1ns的區別。從7ns調低6ns後，測試結果又減少了2ns。
DFI主板建議設置：BIOS中的默認值為7ns，建議大家在5-10之間調節。6ns對內存的要求就比較高了，建議使用BH-5和UTT晶元的用戶可以嘗試一下，但對TCCD不適用。7ns的要求低一些，UTT和BH-5設為7n比較適合超頻。8ns對UTT和BH-5就是小菜一碟，8ns時TCCD通常能穩定運行在DDR600，如果想超頻到DDR640就必須設為9ns甚至更高了。
Read Preamble Time
可選的設置：Auto，2.0-9.5，步進值為0.5。
Read Preamble Time這個參數表示DQS（數據控制信號）返回後，DQS又被開啟時的時間間隔。Samsung早期的顯存資料顯示，這個參數是用以提升性能的。DQS信號是雙向的，無論從圖形控制器到DDR SGRAM還是從DDR SGRAM到圖形控制器都起作用。
DFI主板建議設置：BIOS中的該值設置為Auto時，實際上此時執行的是默認值5.0。建議大家在4.0-7.0之間調節，該值越小越好。
Idle Cycle Limit
可選的設置：Auto，0-256，無固定步進值。
Idle Cycle Limit這個參數表示「空閑周期限制」。這個參數指定強制關閉一個也打開的內存頁面之前的memclock數值，也就是讀取一個內存頁面之前，強制對該頁面進行重充電操作所允許的最大時間。
DFI主板建議設置：BIOS中的該值設置為Auto時，實際上此時執行的是默認值256。質量好的內存可以嘗試16-32，華邦（WINBOND）BH-5顆粒的產品能穩定運行在16。Idle Cycle Limit值越低越好。
Dynamic Counter
可選的設置：Auto， Enable， Disable。
Dynamic Counter這個參數表示「動態計數器」。這個參數指定開啟還是關閉動態空閑周期計數器。如果選擇開啟（Enable），則會每次進入內存頁表(Page Table)就強制根據頁面沖突和頁面錯誤(conflict/page miss：PC/PM)之間通信量的比率而動態調整Idle Cycle Limit的值。這個參數和前一個Idle Cycle Limit是密切相關的，啟用後會屏蔽掉當前的Idle Cycle Limit，並且根據沖突的發生來動態調節。
DFI主板建議設置：BIOS中的該值設置為Auto和關閉和一樣的。打開該設置可能會提升性能，而關閉該設置，可以使系統的更穩定。
R/W Queue Bypass
可選的設置：Auto，2x，4x，8x，16x。
R/W Queue Bypass表示「讀／寫隊列忽略」。這個參數指定在優化器被重寫及DCI (設備控制介面：Device Control Interface)最後一次的操作被選定前，忽略操作DCI的讀/寫隊列的時間。這個參數和前一個Idle Cycle Limit是相類似，只是優化器影響內存中的讀／寫隊列。
DFI主板建議設置：BIOS中的該值默認為16x。如果你的系統穩定，則保留該值。但如果不穩定，或者要超頻，就只有降低到8x甚至更低的4x或2x。該值越大，則說明系統性能越強，該值越小，則會是系統越穩定。
Bypass Max
可選的設置：Auto， 0x-7x， 步進值為1。
Bypass Max表示「最大忽略時間」。這個參數表示優化器選擇否決之前，最後進入DCQ（Dependence Chain Queue）的可以被優化器忽略的時間。仔細研究後，我覺得這個參數會影響內存到CPU內存控制器的連接。
DFI主板建議設置：BIOS中的該值默認為7x。建議4x或7x，兩者都提供了很好的性能及穩定性。如果你的系統穩定，則保留該值。但如果不穩定，或者要超頻，就只有降低到8x甚至更低的4x或2x。該值越大，則說明系統性能越強，該值越小，則會是系統越穩定。
32 Byte Granulation
可選的設置：Auto，Disable (8burst)，Enable(4burst)。
32 Byte Granulation表示"32位顆粒化"。當該參數設置為關閉(Disable)時，就可以選擇突發計數器，並在32位的數據存取的情況下，最優化數據匯流排帶寬。因此該參數關閉後可以達到最佳性能的目的。
DFI主板建議設置：絕大多數情況下，建議選擇Disable(8burst)選項。開啟Enable (4burst)可以使系統更穩定一些。

『貳』 內存延遲是什麼意思為何DDR3內存延遲比DDR2高

確切的說，ddr3不是延遲高，而是cl值比較高，cl不能和延遲劃等號的。
認為ddr3延遲比ddr2嚴重是一種誤解，jedec定下的ddr2-533的cl
4-4-4、ddr2-667的cl
5-5-5及ddr2-800的
cl6-6-6，其內存延遲均為15ns。cas
latency是指內存需要經過多少個周期，才能開始讀寫資料，但要計算整個內存條的延遲值，還需要把內存顆粒運行頻率計算在內。
現在ddr3-1066、ddr3-1333及ddr3-1600的cl值分別為7-7-7、8-8-8及9-9-9，把內存顆粒運行頻率計算在內，其內存延遲值應為13.125、12.ns及11.25ns，相比ddr2改善約25%，因此消費者以cas數值當成內存條的延遲值是不正確的。
ddr3內存是8bit讀取，而ddr2是4bit讀取，這個可以理解為ddr3內存cl值比較高的原因，因為它一次性讀取的數據更多，cl值高是可以理解的。但在算上頻率的優勢後，ddr3相對ddr2內存還是有性能優勢的。何況，ddr3的高頻適合超頻，而且功耗也更低，這更符合發展趨勢。

『叄』 什麼是內存的延時描述

新手上路：內存帶寬和延時分析 本文共 1 頁

對於內存性能而言，最關鍵的莫過於「內存延時」和「帶寬」兩項指標。如今，當用戶購買內存時，往往會被「雙通道」，「低延時」此類術語所迷惑，對於普通用戶而言，並不能明白這些術語意味著什麼，以及對系統的性能有如何的影響。本文，就用通俗易懂的詞語解釋內存帶寬和延時對系統性能的影響。

內存基本概念

「什麼是內存，它到底有什麼作用？」這是許多初學者的疑惑。就我們平時所談的內存而言，通常是指「隨機訪問內存」（Random Access Memory，RAM），它以插槽的方式和主板相連。它給CPU和應用程序之間提供了一個高速的緩存區，是Cache（速度快，容量小）和硬碟（速度慢，容量大）之間過渡的橋梁。程序運行時，所需讀寫的數據並不能完全在緩存中裝載下，因此在價格和容量的限制下，就形成了寄存器，緩存（Cache），內存，硬碟這樣架構的內存子系統。硬碟可以永久的保存數據，但是相比而言，訪問和讀寫數據的速度較慢。

在程序的整個運行過程中，首先CPU會從程序計數器中讀取一條指令，然後對指令進行解碼，完成一個操作，最後再讀取一條指令。整個過程周而復始。在很多程序中，都會重復下述的幾個步驟。

----->讀取一條指令
----->獲得數據A
----->獲得數據B
----->把B加至A
----->把A存入C

在這樣一個過程中，會多次產生讀寫操作，其中最有效的方法是在Cach中處理指令，數據A，B和C。但是往往由於Cache容量的限制，部分數據會保存在內存中，甚至可能保存在硬碟上。如果數據在Cache中，那麼CPU在處理的過程中就稱為「命中」，所需的數據可以從Cache中讀入，並且存入速度更高的寄存器內進行下一步處理。如果數據不在Cache中，那麼稱為「失效」。CPU就不得不從內存（或硬碟）中，把所需的數據讀入Cache中，然後再由Cache裝入寄存器中。簡單而言，內存以相對較低的價格和較高的速度提供一個存儲數據的空間。

「數據是如何從內存裝入CPU的呢？」這常常是用戶會問的另外一個問題。簡單而言，通過「匯流排」來完成這樣一個過程。匯流排由許多數據線路所組成，每一條數據線路只傳送1比特數據，用來表示0和1兩個狀態。對於800MHz頻率的互聯匯流排，那就意味著在一秒鍾之內，內存和CPU之間可以進行800M次的數據交換。這樣一個過程通常通過北橋晶元來控制。匯流排一般是半雙工的，即同時只能進行數據的「發送」或者「接收」。這里的匯流排也就是我們常說的「前端匯流排」（FSB）。

DDR（雙倍傳輸速率）技術是這幾年興起的內存技術，並且在內存市場取得成功。DDR內存和普通的SDR內存不同。對於前幾年主流的SDRAM內存模塊，數據只能在系統的每個時鍾周期的下降沿（或者上升沿）傳輸，內存模塊的電壓為3.3V左右；而DDR SDRAM內存模塊可以在每個時鍾周期的上升沿和下降沿同時進行數據傳輸，DDR也因此而得名。DDR內存模塊的電壓為2.5V左右。

「內存是如何安排地址的？」簡單的說，內存地址的安排模式和矩陣非常相似。每一個內存的模塊（bank）都有「行」和「列」構成，「行」和「列」的交叉點便是存儲數據的位置，一般保存0或者1。早期的I845晶元組只有4個bank，最大隻能支持2GB的內存容量。新型的Springdale和Canterwood晶元組有8個bank，能夠支持高達4GB的內存容量。

雙通道內存架構

「雙通道內存」是目前主流的內存晶元。在理論上，在雙通道內存控制器的協調下，內存數據的傳輸速率是普通內存的2倍。為了解釋其工作原理，我們不妨用高速公路來打個比方。為了增加高速公路的交通吞吐量，在不提高車輛運行速度的前提下，只有擴展道路的寬度。雙通道內存正式如此，通過在北橋晶元中增加一個內存控制器，來提高內存的峰值帶寬。DDR SDRAM 64位匯流排寬度的內存在雙通道內存的工作模式下，實際的匯流排寬度為128位。

繼續考慮上述例子，雙通道DDR內存的架構相當於高速公路有4個車道，上行和下行分別佔有兩個車道。當車輛從一座高速公路開往另一個高速公路時，如果連接的橋梁的寬度也有4個車道，那就不會發生瓶頸，所有的車輛（數據）均可以高速的通往另一座高速公路；在系統中，這座連接的橋梁就是前端匯流排（FSB）。Intel使用了「quad pumped」(四泵)匯流排，它達到128位的帶寬，因此所有的數據均可以高速的在內存和緩存之間傳輸。Quad pumed匯流排技術是Intel足以傲視群雄的主要原因。早期的i845晶元組使用單通道的內存架構，因此傳輸效率不是很高。

對於Athlon XP晶元而言，其FSB並不能達到128位的帶寬，連接內存和緩存的通路只有2個「車道」，因此「4車道」的數據量必須分為2次進行傳輸。對AMD的雙通道內存架構而言，其中一個通道往往處於閑置狀態。在一種情況下，如果RAM的延時和FSB的處理速度相等時，才能能夠發揮其雙通道內存優勢。

延時

如果要增加內存的帶寬，那麼我們就可以採用上述簡單的方法，即增加內存的通道；使得在每一個時鍾周期內，可以處理的數據量隨著通道的增加而增加。由於目前的FSB技術的限制，雙通道的內存架構已經戳戳有餘。如果FSB能夠達到256位或者更高的位寬，那麼4通道，8通道的內存架構一定會得到使用。對於內存的性能，還有一個關鍵的因素：延遲。

延遲定義為：CPU讀取指令和執行指令之間的一段時間。如果內存需要讀寫數據，那麼這個過程會產生大量的延遲。整體而言，延遲越低，系統的性能就越出色。但是降低延時的方法卻並不是很容易。有時往往為了降低1個周期的延時，所花費的費用要高上一個數量級。

如果FSB和內存控制器並不運行在相同的時鍾速度，那麼它們之間傳輸數據時，必須進行同步。例如，如果FSB頻率和內存控制器頻率為5：4，那麼FSB經過5個時鍾周期時，內存控制器才運行了4個周期。即FSB每經過5個周期才能和內存控制器同步一次。如果在第2個時鍾周期CPU發出讀寫命令，那麼FSB必須等待3個周期和內存控制器同步後，才能進行數據傳輸。這就是為什麼大部分FSB和內存控制器之間使用1：1分頻的原因。

除了FSB和內存控制器之間由分頻比所產生延時之外，更主要的是由內存模塊本身產生的。當北橋的內存控制器發出讀取請求時，一個「ACTIVE」命令會發送到內存中，隨後內存的「行」和「列」被激活，這段時間為tRP ，並且可以通過BIOS來調節設置，通常需要2～4個時鍾周期。隨後，進行「行刷新（RAS）」和「列刷新（CAS）」，這段延時tRCD 是由內存模塊本身的特性所決定，一般為2～4個時鍾周期。在數據的讀寫過程中還會產生行延時（tRAS）和列延時（tCL）；如果下一步的內存讀寫操作在同一行內操作，那麼只增加CAS延時；如果下一步的內存在不同的模塊內完成，那麼整個讀寫過程就必須重新從tRP開始。 tRAS 通常需要5～8個時鍾周期。下圖是內存讀寫的完整過程。

由於這些延時在讀寫的過程中不得不產生，因此降低讀寫過程中的延時是一個比較困難的任務。盡管如此，在過去的10年終，內存的延時已經從120ns降低到如今的50ns左右。而內存的峰值帶寬也從原先的1GB/s(理論上，PC133)提升到如今的8GB/s(理論上，雙通道PC4000)。

Springdale/Canterwood 分頻比相關問題

如上文所述，為了避免內存控制器和FSB之間的延時，它們的時鍾分頻通常設為1：1。但是許多用戶為了獲得更高的性能往往對CPU或者內存進行超頻。對於P4而言，超頻後，CPU最高的頻率可以達到250MHz的FSB，但是在市場上幾乎沒有幾款內存可以匹配此頻率。通常用戶使用的是PC3200內存模塊，因此分頻比一般為4：5或者3：4。在許多實際的產品中，可能還會產生內存和晶元組不兼容的情況，對於Springdale/Canterwood的晶元組問題尤為嚴重。例如，比較有名的ABIT IC7/IS 7系列主板，就拒絕內存使用1：1的分頻比。在Soltek 86SPE－L的主板中也會產生這樣的問題。一般製造商會通過更新BIOS來解決此類問題。

結論

本文內容比較簡單，淺顯，介紹了內存延時和帶寬給性能帶來的影響。文章主要針對那些剛剛涉足DIY的新手；而DIY那些老手們也可以通過本文對內存的知識溫故知新一下。

全文完

『肆』 存儲器讀寫的工作周期是指什麼

讀寫周期：兩次存儲器讀/寫操作的最短時間間隔
存儲周期：稍大於讀寫周期，（在讀寫周期的基礎上加上必要的其他操作）
讀周期或寫周期：讀寫周期具體到或讀或寫

『伍』 如何解決資料庫讀寫分離的時間延時

不是很懂mysql的replication. 但是我以前做過Oracle Timesten replication, 可以講講給你參考。像Oracle這樣的資料庫對於1對1的同步是非常快速的，但是需要支持3個以上節點的時候，由於快速的復制/確認機制，內存讀寫和網路傳輸數據量會非常龐大. 對於3個以上節點的資料庫同步，要開始考慮自己寫一個程序，然後在各個節點上運行，進行互相主備同步。我當初是為國外一個電信運營商編寫的程序，6個節點，非常穩定。 既然Oracle都無法支持這種同步，Mysql能否支持，我個人覺得懷疑.
後來的資料庫設計成如下模式了, 3台master，互相通過我的程序進行同步。 在本地又各自搭建主從(master/slave)模式，利用資料庫自己的replication進行互備。每秒鍾大概處理3000transactions.

『陸』 硬碟讀寫延遲是什麼

硬碟尋找數據是需要時間的，尤其是傳統的機械硬碟，內部結構主要是磁頭，碟片和高速馬達。。。當接到查找某一數據的指令後，磁頭會調整角度，然後從碟片中找到需要的數據，這個時間就是讀寫延遲了

『柒』 RAM,ROM,光碟和硬碟存儲器中,讀寫速度最快的是哪個坐等答案，謝謝！

ram的讀寫速度最快。

rom只讀不寫，所以寫的速度為0。同時期的ram、rom、硬碟、光碟。速度最慢的是光碟，硬碟稍快，rom和ram最快。

ram也叫主存，與CPU直接交換數據的內部存儲器。它可以隨時讀寫（刷新時除外），而且速度很快，通常作為操作系統或其他正在運行中的程序的臨時數據存儲介質。RAM工作時可以隨時從任何一個指定的地址寫入（存入）或讀出（取出）信息。

(7)存儲讀寫延時擴展閱讀：

當電源關閉時RAM不能保留數據。如果需要保存數據，就必須把它們寫入一個長期的存儲設備中（例如硬碟）。RAM和ROM相比，兩者的最大區別是RAM在斷電以後保存在上面的數據會自動消失，而ROM則不會。

現代的隨機存取存儲器幾乎是所有訪問設備中寫入和讀取速度最快的，訪問延遲也和其他涉及機械運作的存儲設備（如硬碟、光碟驅動器）相比，也顯得微不足道。但速度仍然不如作為CPU緩存用的SRAM。

隨機存取存儲器依賴RAM存儲數據。電容器充滿電後代表1（二進制），未充電的代表0。由於電容器或多或少有漏電的情形，若不作特別處理，電荷會漸漸隨時間流失而使數據發生錯誤。刷新是指重新為電容器充電，彌補流失了的電荷。

『捌』 請問存儲卡讀寫性能差是什麼

1、存儲卡讀寫性能差即系統對SD卡的文件讀取和寫入的速度比較慢，而且文件的安全性也比較差，容易丟失造成的影響就是，系統讀取或者寫入SD卡里的文件時等待比較久，容易造成卡頓，而且存在SD卡里的文件也容易造成丟失。
2、內存卡（英語：Memorycard，別名：記憶卡、快快閃記憶體儲卡、閃卡）是一種固態電子快閃記憶體數據存儲設備，多為卡片或者方塊狀。它一般是使用Flash（快閃記憶體）晶元作為儲存介質。主要用於數字相機、PDA和筆記本電腦、音樂播放器、掌上游戲機和其他電子設備。它能提供可重復讀寫，無需外部電源的存儲形式。
3、SecureDigital卡簡稱SD卡，從字面理解，此卡就是安全卡，它比CF卡以及早期的SM卡在安全性能方面更加出色。是由日本的松下公司、東芝公司和SanDisk公司共同開發的一種全新的存儲卡產品，最大的特點就是通過加密功能，保證數據資料的安全保密。SD卡從很多方面來看都可看作MMC的升級。兩者的外形和工作方式都相同，只是MMC卡的厚度稍微要薄一些，但是使用SD卡設備的機器都可以使用MMC卡。其外形尺寸為32mm乘以×24mm乘以2.1mm。
更多關於存儲卡讀寫性能差是什麼意思，進入：https://www.abcgonglue.com/ask/c0e66c1616094601.html?zd查看更多內容

『玖』 內存條上顯示的「4GB 2R*8-PC3L-12800S-11-12-F3」是什麼意思

4GB
2R*8-PC3L-12800S-11-12-F3
4GB是內存容量
2Rx8是表示內存顆粒數，是2*64/8=16個，一面8顆，兩面都有。
PC3L-12800S是表示內存是DDR3
1600的讀寫帶寬（可以簡單的看做內存的工作速度）
11-12-F3是該內存條的讀寫延時參數，一般不關心這個。
一般最關心的是容量，其次是頻率，再則是顆粒數。

『拾』 Y7000P內存延遲

內存延遲在80ns左右。延遲表現非常好。主硬碟是三星PM981a，內存的讀寫速度高達46GB每秒。