arm存儲器結構

『壹』 英特爾，AMD，ARM處理器是馮諾依曼結構還是哈佛結構

英特爾用的馮諾依曼結構馮諾依曼結構指的是整台計算機的設計，不是針對處理器的。不過現在的個人電腦絕大多數是馮諾依曼結構的。

馮·諾依曼結構也稱普林斯頓結構，是一種將程序指令存儲器和數據存儲器合並在一起的存儲器結構。程序指令存儲地址和數據存儲地址指向同一個存儲器的不同物理位置，因此程序指令和數據的寬度相同，如英特爾公司的8086中央處理器的程序指令和數據都是16位寬。
哈佛結構是一種存儲器結構。使用哈佛結構的處理器有：AVR、ARM9、ARM10、ARM11等
哈佛結構與馮·諾依曼結構處理器相比，處理器有兩個明顯的特點：使用兩個獨立的存儲器模塊，分別存儲指令和數據，每個存儲模塊都不允許指令和數據並存；使用獨立的兩條匯流排，分別作為CPU與每個存儲器之間的專用通信路徑，而這兩條匯流排之間毫無關聯。

『貳』 ARM 一共有多少種內核，最新的是什麼

1.3.2 ARM內核種類分類
帶有ARM內核的處理器大概有千種以上，這里不做介紹。下面主要對各類ARM處理器的幾個重要內核版本做一個簡要介紹。
1．ARM7處理器
ARM7處理器採用了ARMV4T（馮·諾依曼）體系結構，這種體系結構將程序指令存儲器和數據存儲器合並在一起。主要特點就是程序和數據共用一個存儲空間，程序指令存儲地址和數據存儲地址指向同一個存儲器的不同物理位置，採用單一的地址及數據匯流排，程序指令和數據的寬度相同。這樣，處理器在執行指令時，必須先從存儲器中取出指令進行解碼，再取操作數執行運算。總體來說ARM7體系結構具有三級流水、空間統一的指令與數據Cache、平均功耗為0.6mW/MHz、時鍾速度為66MHz、每條指令平均執行1.9個時鍾周期等特性。其中的ARM710、ARM720和ARM740為內帶Cache的ARM核。ARM7指令集同Thumb指令集擴展組合在一起，可以減少內存容量和系統成本。同時，它還利用嵌入式ICE調試技術來簡化系統設計，並用一個DSP增強擴展來改進性能。ARM7體系結構是小型、快速、低能耗、集成式的RISC內核結構。該產品的典型用途是數字蜂窩電話和硬碟驅動器等，目前主流的ARM7內核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T。現在市場上用得最多的ARM7處理器有Samsung公司的S3C44BOX與S3C4510處理器、Atmel公司的AT91FR40162系列處理器、Cirrus公司的EP73xx系列等。通常來說前兩三年大部分手機基帶部分的應用處理器基本上都以ARM7為主。還有很多的通信模塊，如CDMA模塊、GPRS模塊和GPS模塊中都含有ARM7處理器。
2．ARM9、ARM9E處理器
ARM9處理器採用ARMV4T（哈佛）體系結構。這種體系結構是一種將程序指令存儲和數據存儲分開的存儲器結構，是一種並行體系結構。其主要特點是程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器。它們是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。與兩個存儲器相對應的是系統中的4套匯流排，程序的數據匯流排和地址匯流排，數據的數據匯流排和地址匯流排。這種分離的程序匯流排和數據匯流排可允許在一個機器周期內同時獲取指令字和操作數，從而提高了執行速度，使數據的吞吐量提高了一倍。又由於程序和數據存儲器在兩個分開的物理空間中，因而取指和執行能完全重疊。ARM9採用五級流水處理及分離的Cache結構，平均功耗為0.7mW/MHz。時鍾速度為120MHz~200MHz，每條指令平均執行1.5個時鍾周期。與ARM7處理器系列相似，其中的ARM920、ARM940和ARM9E處理器均為含有Cache的CPU核，性能為132MIPS（120MHz時鍾，3.3V供電）或220MIPS（200MHz時鍾）。ARM9處理器同時也配備Thumb指令擴展、調試和Harvard匯流排。在生產工藝相同的情況下，性能是ARM7TDMI處理器的兩倍之多。常用於無線設備、儀器儀表、聯網設備、機頂盒設備、高端列印機及數碼相機應用中。ARM9E內核是在ARM9內核的基礎上增加了緊密耦合存儲器TCM及DSP部分。目前主流的ARM9內核是ARM920T、ARM922T、ARM940。相關的處理器晶元有Samsung公司的S3C2510、Cirrus公司的EP93xx系列等。主流的ARM9E內核是ARM926EJ-S、ARM946E-S、ARM966E-S等。目前市場上常見的PDA，比如說PocketPC中一般都是用ARM9處理器，其中以Samsung公司的S3C2410處理器居多。
3．ARM10E處理器
ARM10E處理器採用ARMVST體系結構，可以分為六級流水處理，採用指令與數據分離的Cache結構，平均功耗1000mW，時鍾速度為300MHz，每條指令平均執行1.2個時鍾周期。ARM10TDMI與所有ARM核在二進制級代碼中兼容，內帶高速32×16 MAC，預留DSP協處理器介面。其中的VFP10（向量浮點單元）為七級流水結構。其中的ARM1020T處理器則是由ARMl0TDMI、32KB指令、數據Caches及MMU部分構成的。其系統時鍾高達300MHz時鍾，指令Cache和數據Cache分別為32KB，數據寬度為64位，能夠支持多種商用操作系統，適用於下一代高性能手持式網際網路設備及數字式消費類應用。主流的ARM10內核是ARM1020E、ARM1022E、ARM1026EJ-S等。
4．SecurCore處理器
SecurCore系列處理器提供了基於高性能的32位RISC技術的安全解決方案，該系列處理器具有體積小、功耗低、代碼密度大和性能高等特點。另外最為特別的就是該系列處理器提供了安全解決方案的支持。採用軟內核技術，以提供最大限度的靈活性，以及防止外部對其進行掃描探測，提供面向智能卡的和低成本的存儲保護單元MPU，可以靈活地集成用戶自己的安全特性和其他的協處理器，目前含有SC100、SC110、SC200、SC210 4種產品。
5．StrongARM處理器
StrongARM處理器採用ARMV4T的五級流水體系結構。目前有SA110、SA1100、SA1110等3個版本。另外Intel公司的基於ARMv5TE體系結構的XScale PXA27x系列處理器，與StrongARM相比增加了I/D Cache，並且加入了部分DSP功能，更適合於移動多媒體應用。目前市場上的大部分智能手機的核心處理器就是XScale系列處理器。
6．ARM11處理器
ARM11處理器系列可以在使用130nm代工廠技術、小至2.2mm2晶元面積和低至0.24mW/MHz的前提下達到高達500MHz的性能表現。ARM11處理器系列以眾多消費產品市場為目標，推出了許多新的技術，包括針對媒體處理的SIMD，用以提高安全性能的TrustZone技術，智能能源管理（IEM），以及需要非常高的、可升級的超過2600 Dhrystone 2.1 MIPS 性能的系統多處理技術。主要的ARM11處理器有ARM1136JF-S、ARM1156T2F-S、ARM1176JZF-S、ARM11 MCORE等多種。
下面對幾個ARM處理器內核做了簡單的介紹。可以注意到，隨著處理器內核技術的發展，處理器的速度越來越快，其主要得益於ARM流水線的技術發展。
這里對各類處理器核的ARM流水線做一下對比，如圖1-1所示。

圖1 1 ARM處理器內核流水線
另外按照市場應用，ARM處理器內核大體可以分成如下表的Embedded Core、Application Core、Secure Core 3個部分，如表1-1所示。
表1 1 ARM處理器分類

處理器內核分類
具體的處理器IP核
應 用 市 場

Embedded Core
ARM7TDMI、ARM946E-S、

ARM926EJ-S
無線、網路應用、汽車電子

Application Core
ARM926EJ-S、ARM1026EJ-S、ARM11
消費類市場、多媒體數碼產品

Secure Core
SC110、SC110、SC200、SC210
智能卡、身份識別

前面描述了ARM處理器的各種體系結構，接下來簡單回顧一下ARM處理器的工作模式及處理器內部的CPU寄存器及異常中斷處理等機制。

『叄』 存儲器的結構

1cpu的內部
編輯
存儲器結構


存儲器結構

第一層：通用寄存器堆
第二層：指令與數據緩沖棧
第三層：高速緩沖存儲器
第四層：主儲存器（DRAM）
第五層：聯機外部儲存器（硬磁碟機）
第六層：離線外部儲存器（磁帶、光碟存儲器等）
這就是存儲器的層次結構~~~ 主要體現在訪問速度~~~

2工作特點
編輯

存儲器結構

存儲器結構① 設置多個存儲器並且使他們並行工作。本質：增添瓶頸部件數目，使它們並行工作，從而減緩固定瓶頸。
② 採用多級存儲系統，特別是Cache技術，這是一種減輕存儲器帶寬對系統性能影響的最佳結構方案。本質：把瓶頸部件分為多個流水線部件，加大操作時間的重疊、提高速度，從而減緩固定瓶頸。

③ 在微處理機內部設置各種緩沖存儲器，以減輕對存儲器存取的壓力。增加CPU中寄存器的數量，也可大大緩解對存儲器的壓力。本質：緩沖技術，用於減緩暫時性瓶頸。
一、RAM(Random Access Memory，隨機存取存儲器)
RAM的特點是：電腦開機時，操作系統和應用程序的所有正在運行的數據和程序都會放置其中，並且隨時可以對存放在裡面的數據進行修改和存取。它的工作需要由持續的電力提供，一旦系統斷電，存放在裡面的所有數據和程序都會自動清空掉，並且再也無法恢復。

3具體結構分類
編輯
根據組成元件的不同，RAM內存又分為以下十八種：

01.DRAM（Dynamic RAM，動態隨機存取存儲器）
這是最普通的RAM，一個電子管與一個電容器組成一個位存儲單元，DRAM將每個內存位作為一個電荷保存在位存儲


存儲器結構

存儲器結構單元中，用電容的充放電來做儲存動作，但因電容本身有漏電問題，因此必須每幾微秒就要刷新一次，否則數據會丟失。存取時間和放電時間一致，約為2~4ms。因為成本比較便宜，通常都用作計算機內的主存儲器。
02.SRAM（Static RAM，靜態隨機存取存儲器）
靜態，指的是內存裡面的數據可以長駐其中而不需要隨時進行存取。每6顆電子管組成一個位存儲單元，因為沒有電容器，因此無須不斷充電即可正常運作，因此它可以比一般的動態隨機處理內存處理速度更快更穩定，往往用來做高速緩存。

03.VRAM（Video RAM，視頻內存）

它的主要功能是將顯卡的視頻數據輸出到數模轉換器中，有效降低繪圖顯示晶元的工作負擔。它採用雙數據口設計，其中一個數據口是並行式的數據輸出入口，另一個是串列式的數據輸出口。多用於高級顯卡中的高檔內存。

04.FPM DRAM（Fast Page Mode DRAM，快速頁切換模式動態隨機存取存儲器）
改良版的DRAM，大多數為72PIN或30Pin的模塊。傳統的DRAM在存取一個BIT的數據時，必須送出行地址和列地址各一次才能讀寫數據。而FRM DRAM在觸發了行地址後，如果CPU需要的地址在同一行內，則可以連續輸出列地址而不必再輸出行地址了。由於一般的程序和數據在內存中排列的地址是連續的，這種情況下輸出行地址後連續輸出列地址就可以得到所需要的數據。FPM將記憶體內部隔成許多頁數Pages，從512B到數KB不等，在讀取一連續區域內的數據時，就可以通過快速頁切換模式來直接讀取各page內的資料，從而大大提高讀取速度。在96年以前，在486時代和PENTIUM時代的初期，FPM DRAM被大量使用。

05.EDO DRAM（Extended Data Out DRAM，延伸數據輸出動態隨機存取存儲器）
這是繼FPM之後出現的一種存儲器，一般為72Pin、168Pin的模塊。它不需要像FPM DRAM那樣在存取每一BIT 數據時必須輸出行地址和列地址並使其穩定一段時間，然後才能讀寫有效的數據，而下一個BIT的地址必須等待這次讀寫操作完成才能輸出。因此它可以大大縮短等待輸出地址的時間，其存取速度一般比FPM模式快15%左右。它一般應用於中檔以下的Pentium主板標准內存，後期的486系統開始支持EDO DRAM，到96年後期，EDO DRAM開始執行。。


存儲器結構

存儲器結構06.BEDO DRAM（Burst Extended Data Out DRAM，爆發式延伸數據輸出動態隨機存取存儲器）
這是改良型的EDO DRAM，是由美光公司提出的，它在晶元上增加了一個地址計數器來追蹤下一個地址。它是突發式的讀取方式，也就是當一個數據地址被送出後，剩下的三個數據每一個都只需要一個周期就能讀取，因此一次可以存取多組數據，速度比EDO DRAM快。但支持BEDODRAM內存的主板可謂少之又少，只有極少幾款提供支持（如VIA APOLLO VP2），因此很快就被DRAM取代了。
07.MDRAM（Multi-Bank DRAM，多插槽動態隨機存取存儲器）
MoSys公司提出的一種內存規格，其內部分成數個類別不同的小儲存庫 (BANK)，也即由數個屬立的小單位矩陣所構成，每個儲存庫之間以高於外部的資料速度相互連接，一般應用於高速顯示卡或加速卡中，也有少數主機板用於L2高速緩存中。

08.WRAM（Window RAM，窗口隨機存取存儲器）
韓國Samsung公司開發的內存模式，是VRAM內存的改良版，不同之處是它的控制線路有一、二十組的輸入/輸出控制器，並採用EDO的資料存取模式,因此速度相對較快，另外還提供了區塊搬移功能（BitBlt），可應用於專業繪圖工作上。

09.RDRAM（Rambus DRAM，高頻動態隨機存取存儲器）
Rambus公司獨立設計完成的一種內存模式，速度一般可以達到500~530MB/s，是DRAM的10倍以上。但使用該內存後內存控制器需要作相當大的改變，因此它們一般應用於專業的圖形加速適配卡或者電視游戲機的視頻內存中。

10.SDRAM（Synchronous DRAM，同步動態隨機存取存儲器）
這是一種與CPU實現外頻Clock同步的內存模式，一般都採用168Pin的內存模組，工作電壓為3.3V。 所謂clock同步是指內存能夠與CPU同步存取資料，這樣可以取消等待周期，減少數據傳輸的延遲，因此可提升計算機的性能和效率。

11.SGRAM（Synchronous Graphics RAM，同步繪圖隨機存取存儲器）
SDRAM的改良版，它以區塊Block，即每32bit為基本存取單位，個別地取回或修改存取的資料，減少內存整體讀寫的次數，另外還針對繪圖需要而增加了繪圖控制器，並提供區塊搬移功能（BitBlt），效率明顯高於SDRAM。

12.SB SRAM（Synchronous Burst SRAM，同步爆發式靜態隨機存取存儲器）
一般的SRAM是非同步的，為了適應CPU越來越快的速度，需要使它的工作時脈變得與系統同步，這就是SB SRAM產生的原因。

13.PB SRAM（Pipeline Burst SRAM，管線爆發式靜態隨機存取存儲器）
CPU外頻速度的迅猛提升對與其相搭配的內存提出了更高的要求，管線爆發式SRAM取代同步爆發式SRAM成為必然的選擇，因為它可以有效地延長存取時脈，從而有效提高訪問速度。

14.DDR SDRAM（Double Data Rate二倍速率同步動態隨機存取存儲器）
作為SDRAM的換代產品，它具有兩大特點：其一，速度比SDRAM有一倍的提高；其二，採用了DLL（Delay Locked Loop：延時鎖定迴路）提供一個數據濾波信號。這是目前內存市場上的主流模式。

15.SLDRAM （Synchronize Link，同步鏈環動態隨機存取存儲器）
這是一種擴展型SDRAM結構內存，在增加了更先進同步電路的同時，還改進了邏輯控制電路，不過由於技術顯示，


存儲器結構

存儲器結構投入實用的難度不小。
16.CDRAM（CACHED DRAM，同步緩存動態隨機存取存儲器）
這是三菱電氣公司首先研製的專利技術，它是在DRAM晶元的外部插針和內部DRAM之間插入一個SRAM作為二級CACHE使用。當前，幾乎所有的CPU都裝有一級CACHE來提高效率，隨著CPU時鍾頻率的成倍提高，CACHE不被選中對系統性能產生的影響將會越來越大，而CACHE DRAM所提供的二級CACHE正好用以補充CPU一級CACHE之不足，因此能極大地提高CPU效率。

17.DDRII(Double Data Rate Synchronous DRAM，第二代同步雙倍速率動態隨機存取存儲器)
DDRII 是DDR原有的SLDRAM聯盟於1999年解散後將既有的研發成果與DDR整合之後的未來新標准。DDRII的詳細規格目前尚未確定。

18.DRDRAM (Direct Rambus DRAM)
是下一代的主流內存標准之一，由Rambus 公司所設計發展出來，是將所有的接腳都連結到一個共同的Bus，這樣不但可以減少控制器的體積，已可以增加資料傳送的效率。

二、ROM(READ Only Memory，只讀存儲器)

ROM是線路最簡單半導體電路，通過掩模工藝，一次性製造，在元件正常工作的情況下，其中的代碼與數據將永久保存，並且不能夠進行修改。一般應用於PC系統的程序碼、主機板上的 BIOS (基本輸入/輸出系統Basic Input/Output System)等。它的讀取速度比RAM慢很多。

4組成元件分類
編輯
ROM內存又分為以下五種：


存儲器結構

存儲器結構1.MASK ROM（掩模型只讀存儲器）
製造商為了大量生產ROM內存，需要先製作一顆有原始數據的ROM或EPROM作為樣本，然後再大量復制，這一樣本就是MASK ROM，而燒錄在MASK ROM中的資料永遠無法做修改。它的成本比較低。
2.PROM（Programmable ROM，可編程只讀存儲器）
這是一種可以用刻錄機將資料寫入的ROM內存，但只能寫入一次，所以也被稱為「一次可編程只讀存儲器」(One Time Progarmming ROM，OTP-ROM)。PROM在出廠時，存儲的內容全為1，用戶可以根據需要將其中的某些單元寫入數據0(部分的PROM在出廠時數據全為0，則用戶可以將其中的部分單元寫入1)， 以實現對其「編程」的目的。

3.EPROM（Erasable Programmable，可擦可編程只讀存儲器）
這是一種具有可擦除功能，擦除後即可進行再編程的ROM內存，寫入前必須先把裡面的內容用紫外線照射它的IC卡上


存儲器結構

存儲器結構的透明視窗的方式來清除掉。這一類晶元比較容易識別，其封裝中包含有「石英玻璃窗」，一個編程後的EPROM晶元的「石英玻璃窗」一般使用黑色不幹膠紙蓋住， 以防止遭到陽光直射。
4.EEPROM（Electrically Erasable Programmable，電可擦可編程只讀存儲器）
功能與使用方式與EPROM一樣，不同之處是清除數據的方式，它是以約20V的電壓來進行清除的。另外它還可以用電信號進行數據寫入。這類ROM內存多應用於即插即用（PnP）介面中。

5.Flash Memory（快閃記憶體）
這是一種可以直接在主機板上修改內容而不需要將IC拔下的內存，當電源關掉後儲存在裡面的資料並不會流失掉，在寫入資料時必須先將原本的資料清除掉，然後才能再寫入新的資料，缺點為寫入資料的速度太慢。

『肆』 什麼是ARM體系結構

與x86相對，http://wenku..com/view/1a3c864033687e21af45a97e.html
體系結構包括內存控制器，cpu運算核心，甚至還有電路供電模塊還有顯示核心以及電源控制模塊，決定了ARM如何工作，你無法單獨拆出架構來分析，類似於聯發科的ARM體系結構提供直接硬體解決方案，商家可以直接將其封裝接顯示屏構成產品，但是NVIDIA的ARM體系結構就麻煩很多了，在保留原有計算模塊基礎下自建內存控制器以及顯示核心，但是架構的基礎設計無法改變

『伍』 ARM中內存是如何存放數據的

每條指令都按照規定的編碼格式 arm是32位的，所以每條指令的格式如下：
[31:28] [24:21] [20]
指令執行條件編碼 指令操作符編碼 是否影響CPSR的值
[19:16] [15:12] [11:0]
第一個操作數寄存器編碼 目標寄存器編碼 第二個操作數

所以ARM的指令和數據不是存儲在同一個單元的，是根據指令（在flash中）到對應的寄存器中讀取該寄存器中的數據或地址的內容進行操作的。

『陸』 arm處理器體系結構的特點有哪些

各ARM體系結構版本
ARM體系結構從最初開發到現在有了很大的改進，並仍在完善和發展。
為了清楚地表達每個ARM應用實例所使用的指令集，ARM公司定義了6種主要的ARM指令集體系結構版本，以版本號V1～V6表示
ARM版本Ⅰ： V1版架構
該版架構只在原型機ARM1出現過，只有26位的定址空間，沒有用於商業產品。
其基本性能有:
基本的數據處理指令（無乘法）；
基於位元組、半字和字的Load/Store指令;
轉移指令，包括子程序調用及鏈接指令；
供操作系統使用的軟體中斷指令SWI；
定址空間：64MB（226）。
ARM版本Ⅱ： V2版架構
該版架構對V1版進行了擴展，例如ARM2和ARM3（V2a）架構。包含了對32位乘法指令和協處理器指令的支持。
版本2a是版本2的變種，ARM3晶元採用了版本2a，是第一片採用片上Cache的ARM處理器。同樣為26位定址空間，現在已經廢棄不再使用。
V2版架構與版本V1相比，增加了以下功能：
乘法和乘加指令；
支持協處理器操作指令；
快速中斷模式；
SWP/SWPB的最基本存儲器與寄存器交換指令;
定址空間：64MB。
ARM版本Ⅲ ： V3版架構
ARM作為獨立的公司，在1990年設計的第一個微處理器採用的是版本3的ARM6。它作為IP核、獨立的處理器、具有片上高速緩存、MMU和寫緩沖的集成CPU。
變種版本有3G和3M。版本3G是不與版本2a向前兼容的版本3，版本3M引入了有符號和無符號數乘法和乘加指令，這些指令產生全部64位結果。
V3版架構（ 目前已廢棄 ）對ARM體系結構作了較大的改動：
定址空間增至32位（4GB）；
當前程序狀態信息從原來的R15寄存器移到當前程序狀態寄存器CPSR中（Current Program Status Register）;
增加了程序狀態保存寄存器SPSR（Saved Program Status Register）；
增加了兩種異常模式，使操作系統代碼可方便地使用數據訪問中止異常、指令預取中止異常和未定義指令異常。；
增加了MRS/MSR指令，以訪問新增的CPSR/SPSR寄存器；
增加了從異常處理返回的指令功能。
ARM版本Ⅳ ： V4版架構
V4版架構在V3版上作了進一步擴充，V4版架構是目前應用最廣的ARM體系結構，ARM7、ARM8、ARM9和StrongARM都採用該架構。
V4不再強制要求與26位地址空間兼容，而且還明確了哪些指令會引起未定義指令異常。
指令集中增加了以下功能：
符號化和非符號化半字及符號化位元組的存/取指令；

『柒』 ARM9結構與特點

以ARM9主流的內核ARM9E-S為例介紹ARM9處理器的主要結構及其特點：
(1)32bit定點RISC處理器，改進型ARM／Thumb代碼交織，增強性乘法器設計。支持實時(real-time)調試；
(2)片內指令和數據SRAM，而且指令和數據的存儲器容量可調；
(3)片內指令和數據高速緩沖器(cache)容量從4K位元組到1M位元組；
(4)設置保護單元(protcction unit)，非常適合嵌入式應用中對存儲器進行分段和保護；
(5)採用AMBA AHB匯流排介面，為外設提供統一的地址和數據匯流排；
(6)支持外部協處理器，指令和數據匯流排有簡單的握手信令支持；
(7)支持標准基本邏輯單元掃描測試方法學，而且支持BIST(built-in-self-test)；
(8)支持嵌入式跟蹤宏單元，支持實時跟蹤指令和數據ARM7內核是0.9MIPS/MHz的三級流水線和馮·諾伊曼結構;
以上這些ARM9的內核特性，廣州致遠的ARM9核心板上使用的i.MX28系列的處理器同樣適用！

『捌』 ARM 920T 體系結構 支持兩種方法存儲字數據，大端格式和小端格式。這里什麼是大端和小端格式什麼是字數

大端格式和小端格式是兩種存儲字數據的方法。具體講是在ARM體系的嵌入式系統結構中存儲器存放數據的兩種叫法，在嵌入式體系結構中將存儲器看作是從零地址開始的位元組的線性組合。從第0~3位元組放置第一個存儲的字數據，從第4~7位元組放置第二個存儲的字數據，依次排序。作為32位的微處理器，ARM體系結構可支持最大定址4GB（2^32位元組）。
大端格式是指字數據的高位元組放置在地地址中，而低位元組數據放置在高地址中。
小端格式是指字數據的高位元組放置在高地址中，而低位元組數據放置在地地址中。
ARM中一個字數據是4個位元組即32位的數據.。在存儲器中每個地址存放一個位元組。
例如：在內存中雙字0x01020304(DWORD)的存儲方式。 內存地址 4000 4001 4002 4003 小端格式是： 04 03 02 01 大端格式是： 01 02 03 04
微機原理講的一般是8086/8088體系結構，x86系列的CPU都是小端格式的位元組排序。

『玖』 CPU cache知識 —— ARM架構cache結構和細節

cache如何定址
處理器訪問cache時，cache電路會將CPU地址進行解碼，分成3個部分，分別是：

Data cache的組織方式以及各種的優缺點
處理器在進行存儲器訪問時，處理器訪問的地址是虛擬地址，經過MMU的轉換，得到物理地址。那麼查詢cache組是用虛擬地址還是物理地址的Index域呢?當找到cache組時，使用虛擬地址，還是物理地址的Tag域來匹配cache line呢？

說明：這里的V/P其實就是指上圖中address中的Tag/Index/Line來自V(虛擬地址)還是P(物理地址)。

以VIPT方式cache工作流程舉例說明
情形一：TLB hit並且cache hit

情形二：TLB hit並且cache miss

情形三：TLB miss並且cache hit

情形四：TLB miss並且cache miss

VIVT/VIPT/PIPT的優缺點分析

詳細了解cache定址： 虛擬索引物理標記(VIPT)緩存 - 芒果文檔 (imangodoc.com)

『拾』 ARM7, ARM9分別是什麼體系結構

ARM9系列處理器是英國ARM公司設計的主流嵌入式處理器，主要包括ARM9TDMI和ARM9E-S等系列。本文主要介紹它們與ARM7TDMI的結構以及性能比較。
以手機應用為例，2G手機只需提供語音及簡單的文字簡訊功能，而目前的2．5G和未來的3G手機除了提供這兩項功能外，還必須提供各種其他的應用功能。主要包括：(1)無線網路設備：手機上網、電子郵件及其他定位服務等功能；(2)PDA功能：含有用戶操作系統(Windows CE、Symbian OS、Linux等)及其他功能；(3)高性能功能：音頻播放器、視頻電話、手機游戲等。在2．5G和3G的應用中ARM9已經全面替代了ARM7。因為ARM9的新特性能夠滿足各種新需求的同時減少產品研發時間並降低研發費用。
新一代的ARM9處理器，通過全新的設計，採用了更多的晶體管，能夠達到兩倍以上於ARM7處理器的處理能力。這種處理能力的提高是通過增加時鍾頻率和減少指令執行周期實現的。
1 時鍾頻率的提高
ARM7處理器採用3級流水線，而ARM9採用5級流水線，如圖1、2、3所示。增加的流水線設計提高了時鍾頻率和並行處理能力。5級流水線能夠將每一個指令處理分配到5個時鍾周期內，在每一個時鍾周期內同時有5個指令在執行。在同樣的加工工藝下，ARM9TDMI處理器的時鍾頻率是ARM7TDMI的1．8～2．2倍。

2 指令周期的改進
指令周期的改進對於處理器性能的提高有很大的幫助。性能提高的幅度依賴於代碼執行時指令的重疊，這實際上是程序本身的問題。對於採用最高級的語言，一般來說，性能的提高在30％左右。
2．1 loads 指令矛n stores指令
指令周期數的改進最明顯的是loads指令和stores指令。從ARM7到ARM9這兩條指令的執行時間減少了30％。指令周期的減少是由於ARM7和ARM9兩種處理器內的兩個基本的微處理結構不同所造成的。
(1)ARM9有獨立的指令和數據存儲器介面，允許處理器同時進行取指和讀寫數據。這叫作改進型哈佛結構。而ARM7隻有數據存儲器介面，它同時用來取指令和數據訪問。
(2)5級流水線引入了獨立的存儲器和寫迴流水線，分別用來訪問存儲器和將結果寫回寄存器。
以上兩點實現了一個周期完成loads指令和stores指令。
2．2 互鎖(interlocks)技術
當指令需要的數據因為以前的指令沒有執行完而沒有準備好就會產生管道互鎖。當管道互鎖發生時，硬體會停止這個指令的執行，直到數據准備好為止。雖然這種技術會增加代碼執行時間，但是為初期的設計者提供了巨大的方便。編譯器以及匯編程序員可以通過重新設計代碼的順序或者其他方法來減少管道互鎖的數量。
2．3 分枝指令
ARM9和ARM7的分枝指令周期是相同的。而且ARM9TDMI和ARM9E-S並沒有對分枝指令進行預測處理。

3 ARM9結構及特點
以ARM9E-S為例介紹ARM9處理器的主要結構及其特點。其主要特點如下：
(1)32bit定點RISC處理器，改進型ARM／Thumb代碼交織，增強性乘法器設計。支持實時(real-time)調試；
(2)片內指令和數據SRAM，而且指令和數據的存儲器容量可調；
(3)片內指令和數據高速緩沖器(cache)容量從4K位元組到1M位元組；
(4)設置保護單元(protcction unit)，非常適合嵌入式應用中對存儲器進行分段和保護；
(5)採用AMBA AHB匯流排介面，為外設提供統一的地址和數據匯流排；
(6)支持外部協處理器，指令和數據匯流排有簡單的握手信令支持；
(7)支持標准基本邏輯單元掃描測試方法學，而且支持BIST(built-in-self-test)；
(8)支持嵌入式跟蹤宏單元，支持實時跟蹤指令和數據。

4 ARM9的典型應用
TI公司的OMAP730是最新的無線通信基帶信號處理器。該處理器是TI的GPRS Class 12通信模塊與專用於應用處理的ARM926通用處理器(GPP)的集成。由於GPP的速度可達200MHz，因此OMAP730具有兩倍於上一代OMAP710處理器的應用處理性能。如同所有的OMAP處理器一樣，OMAP730可支持領先的移動操作系統，其中包括Microsoft的智能電話與Pocket PC PhoneEdition、Svmbian OS與Series 60、Palm OS以及Linux。
TI OMAP730結構如圖5所示。其中ARM926TEJ處理器的主要特性包括：(1)最高頻率200MHz；(2)16KB指令高速緩存，8KB數據高速緩存；(3)硬體JAVA加速；(4)擴展多媒體指令集結構。
ARM微處理器是一種高性能、低功耗的32位微處器，它被廣泛應用於嵌入式系統中。ARM9代表了ARM公司主流的處理器，已經在手持電話、機頂盒、數碼像機、GPS、個人數字助理以及網際網路設備等方面有了廣泛的應用。
http://www.avrw.com/article/art_104_1103.htm