41靜態存儲器擴展實驗
㈠ 現有SRAM晶元若干 晶元容量為512乘以4 欲組成一2K×8的靜態存儲器 試問需要多殺晶元 進行什麼樣的擴展
每兩片並聯成512*8bit ， 然後再以此並聯4組， 即4*2片
㈡ 靜態RAM基本存儲電路
那個T3，T4是有源負載，相當於電阻，T3是T1的負載電阻，T4是T2的負載電阻，都是導通的，為T1，T2提供漏極電壓的。而真正導通和截止形成反相的，有兩個穩定狀態的是T1，T2。因為在集成電路內部不方便做電阻，所以，就用這種電路做電阻了。
㈢ 靜態隨機存儲器工作方式
按產生時間和工作方式來分，靜態隨機存儲器也分為非同步和同步。在一定的納米製造技術下，SRAM容量比其他類型內存低，這是因為SRAM需要用更多的晶體管存儲一個位（bit），因而造價也貴得多。靜態隨機存儲器多用於二級高速緩存（Level 2 Cache）。
1. Async SRAM 非同步靜態隨機存儲器
自從第一個帶有二級高速緩存（Cache）的386計算機出現以來，這種老型號的屬於「Cache RAM（緩存型隨機存儲器）」類型的內存就開始應用了。非同步靜態隨機存儲器比DRAM快些，並依賴於CPU的時鍾，其存取速度有12ns、15ns和18ns三種，值越小，表示存取數據的速度越快。但在存取數據時，它還沒有快到能夠與CPU保持同步，CPU必須等待以匹配其速度。
2. Sync Burst SRAM同步突發靜態隨機存儲器
在計算機界存在這樣的爭論：Sync Burst SRAM 和FB SRAM 誰更快些？誠然，在匯流排速度為66MHz的系統上，Sync Burst SRAM確實是最快的，但當匯流排速度超過66MHz時（比如Cyrix公司的6x86p200＋型號），Sync burst SRAM就超負荷了，大大低於PB SRAM 傳輸速度。因此用現行的Pentium主板（匯流排速度為66MHz），我們應該採用Sync Burst SRAM，這樣效率最高、速度最快。但目前的問題是：生產支持Sync Burst SRAM的主板供應商很少，所以能支持Sync Burst SRAM的主板的價格都很高。
3. PB SRAM 管道突發靜態隨機存儲器
管道（Pipeline，或流水線）的意思是：通過使用輸入輸出寄存器，一個SRAM可以形成像「管道」那樣的數據流水線傳輸模式。在裝載填充寄存器時，雖然需要一個額外的啟動周期，但寄存器一經裝載，就可產生這樣的作用：在用現行的地址提供數據的同時能提前存取下一地址。在匯流排速度為75MHz和高於75MHz時，這種內存是最快的緩存型隨機存儲器（Cache RAM）。實際上，PB SRAM可以匹配匯流排速度高達133MHz的系統。同時，在較慢的系統中，PB SRAM也並不比Sync Burst SRAM慢多少。
應用PB SRAM，可達到4.5到8ns的「地址－數據」時間。
㈣ 存儲器的擴展方式哪三種
存儲器的擴展方式有字擴展、位擴展、字位同時擴展。存儲器晶元與單片機擴展連接具有共同的規律。即不論何種存儲器晶元，其引腳都呈三匯流排結構，與單片機連接都是三匯流排對接。另外，電源線接電源線，地線接地線。
目前生產的存儲器晶元容量有限，在字數或字長方面與實際存儲器要求有所差距，所以要在字向與位向兩方面進行擴充，才能滿足實際存儲器的要求。
cpu對存儲器進行讀寫操作時，首先由地址匯流排給出地址信號，然後再發出有關進行讀操作與寫操作的控制信號，最後在數據匯流排上進行信息交換。
(4)41靜態存儲器擴展實驗擴展閱讀：
存儲器的擴展技術：
總片數=總容量/(容量/片)。
例：存儲器容量為8K×8b，若選用2114晶元(1K×4b)，則需要的晶元數為：(8K×8b)/(1K×4b)=16(片)。
（1）位擴展。
只在位數方向擴展(加大字長)，而晶元的字數和存儲器的字數是一致的。即b前面不一樣，K前面保持一樣。
例：用64K×1b的SRAM晶元組成64K×8b的存儲器，所需晶元數為：(64K×8b)/(64K×1b)=8(片)。
位擴展的關鍵就是將兩個存儲晶元當成一個存儲晶元來用，讓兩個存儲晶元同時工作，同時被選中，同時做讀操作，同時做寫操作，要想保證同時，就是把兩個晶元的片選，用相同的信號進行連接。
（2）字擴展。
僅在字數方向擴展，而位數不變。即K前面不一樣，b前面保持一樣。
例：用16K×8b的SRAM組成以64K×8b的存儲器，所需晶元數為：(64K×8b)/(16K×8b)=4(片)。
（3）字和位同時擴展。
參考資料來源：網路-位擴展
參考資料來源：網路-字擴展
㈤ 存儲器容量擴充方法有哪幾種他們各有什麼優缺點
字擴展與位擴展，但是它們兩個合起來才是一種完整的存儲器擴展方法。
㈥ 主存儲器的動靜態
教學計算機的內存儲器組成與設計
(1)靜態存儲器的存儲原理和晶元內部結構(P207)
(2)教學計算機內存儲器的組成與設計
地址匯流排：記為AB15～AB0,統一由地址寄存器AR驅動，地址寄存器AR只接收ALU輸出的信息。
控制匯流排：控制匯流排的信號由解碼器74LS139給出，功能是指出匯流排周期的類型：
（1）內存寫周期用MMW信號標記
（2）內存讀周期用MMR信號標記
（3）外設(介面)寫周期用IOW信號標記
（4）外設(介面)讀周期用IOR信號標記
（5）內存在工作用MMREQ信號標記
（6）外設在工作用IOREQ信號標記
（7）寫控存周期用SWA信號標記
數據匯流排：分為內部數據匯流排IB與外部數據匯流排DB兩部分。主要完成計算機各功能部件之間的數據傳送。設計匯流排的核心技術是要保證在任何時刻只能把一組數據發送到匯流排上，卻允許一個和多個部件同時接受匯流排上的信息。所用的電路通常為三態門電路。
系統時鍾及時序：教學機晶振1.8432MHz，3分頻後用614.4KHz的時鍾作為系統主時鍾，使CPU、內存、IO同步運行。CPU內部的有些寄存器用時鍾結束時的上升沿完成接受數據，而通用寄存器是用低電平接收的。內存或I/O讀寫操作時，每個匯流排周期由兩個時鍾組成，第一個時鍾，稱為地址時間，用於傳送地址;第二個時鍾，稱為數據時間，用於讀寫數據
靜態存儲器的字位擴展：
教學計算機的內存儲器用靜態存儲器晶元實現，由2K字的ROM區和2K字RAM區組成。內存字長16位，按字定址。ROM由74LS2716隻讀存儲器ROM(每片2048個存儲單元，每單元為8位二進制位)兩片完成字長的擴展。地址分配在：0～2047RAM由74LS6116隨機存儲器RAM(每片2048個存儲單元，每單元為8位二進制位)兩片完成字長的擴展。地址分配在：2048～4095。
靜態存儲器地址分配:
為訪問2048個存儲單元，要用11位地址，把地址匯流排的低11位地址送到每個存儲器晶元的地址引腳;對地址匯流排的高位進行解碼，解碼信號送到各存儲器晶元的/CS引腳，在按字定址的存儲器系統中實現按位元組讀寫。 動態存儲器的定期刷新：在不進行讀寫操作時，DRAM存儲器的各單元處於斷電狀態，由於漏電的存在，保存在電容CS上的電荷會慢慢地漏掉，為此必須定時予以補充，稱為刷新操作。
(1)動態存儲器的組成：由單個MOS管來存儲一位二進制信息。信息存儲在MOS管的源極的寄生電容CS中。
寫數據時：字線為高電平，T導通。
寫「1」時，位線(數據線)為低電平，VDD(電源)將向電容充電
寫「0時，位線(數據線)為高電平，若電容存儲了電荷，則將會使電容完成放電，就表示存儲了「0」。
讀數據時：先使位線(數據線)變為高電平，當字線高電平到來時T導通，若電容原存儲有電荷(是「1」)，則電容就要放電，就會使數據線電位由高變低;若電容沒有存儲電荷(是「0」)，則數據線電位不會變化。檢測數據線上電位的變化就可以區分讀出的數據是1還是0。
注意
①讀操作使電容原存儲的電荷丟失，因此是破壞性讀出。為保持原記憶內容，必須在讀操作後立刻跟隨一次寫入操作，稱為預充電延遲。
②向動態存儲器的存儲單元提供地址，是先送行地址再送列地址。原因就是對動態存儲器必須定時刷新(如2ms)，刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補充一次能量。
③在動態存儲器的位線上讀出信號很小，必須接讀出放大器，通常用觸發器線路實現。
④存儲器晶元內部的行地址和列地址鎖存器分先後接受行、列地址。
⑤RAS、CAS、WE、Din、Dout時序關系
㈦ 高分！計算機組成原理的靜態隨機存儲器實驗問題求助！！！！！
不太清楚
㈧ 靜態存儲器與動態存儲器的定義是什麼
靜態存儲器是指依靠雙穩態觸發器的兩個穩定狀態保存信息的存儲器。雙穩態電路是有源器件，需要電源才能工作，只要電源正常，就能長期穩定的保存信息，所以稱為靜態存儲器。如果斷電，信息將會丟失，屬於揮發性存儲器，或稱易失性。
動態存儲器是指在指定功能或應用軟體之間共享的存儲器。如果一個或兩個應用軟體佔用了所有存儲器空間，此時將無法為其他應用軟體分配存儲器空間。需要由存儲器控制電路按一定周期對存儲器刷新，才能維系數據保存。
(8)41靜態存儲器擴展實驗擴展閱讀：
動態存儲器的工作原理
動態RAM是由許多基本存儲元按照行和列地址引腳復用來組成的。在3管動態RAM電路中，讀選擇線和寫選擇線是分開的，讀數據線和寫數據線也是分開的。
寫操作時，寫選擇線為"1"，Q1導通，要寫入的數據通過Q1送到Q2的柵極，並通過柵極電容在一定時間內保持信息。
讀操作時，先通過公用的預充電管Q4使讀數據線上的分布電容CD充電，當讀選擇線為高電平有效時,Q3處於可導通的狀態。若原來存有"1"，則Q2導通，讀數據線的分布電容CD通過Q3、Q2放電。此時讀得的信息為"0"，正好和原存信息相反。
可見，對這樣的存儲電路，讀得的信息和原來存入的信息正好相反,所以要通過讀出放大器進行反向再送往數據匯流排。